FPGA23 PLL 锁相环使用及应用（专题： PLL 的应用场景）

客官°小女子只卖身不卖艺 2022-09-03 14:29 188阅读 0赞

![在这里插入图片描述][watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L2xqMTk4NjgxNzkwMg_size_16_color_FFFFFF_t_70_pic_center]

# FPGA23 PLL 锁相环使用及应用（专题： PLL 的应用场景） #

![\[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-we0oWnAa-1628413519812)(img/blog\_img/fpga/image-20210808165705796.png)\]][img-we0oWnAa-1628413519812_img_blog_img_fpga_image-20210808165705796.png]

锁相环的作用：

①即锁相环的一大作用就是对输入时钟进行分频和倍频，以得到更高或更低频率的时钟信号，以供逻辑电路使用(注：接触过STM32、其它单片机的可能有所了解)。

②另外，除了对时钟信号的频率进行调节，还可以对同一PLL生成的多个时钟的相位进行控制，以保证两个时钟域的逻辑工作时有确定的时间（相位）差。

应用领域 :

①降低功耗

在FPGA系统设计中，几乎所有地方都可以用到PLL，也有些地方是非用到PLL不可。在某些对系统时钟频率没有固定要求的系统中，外部晶振输入的时钟可以直接作为逻辑驱动时钟，也可以通过PLL将该时钟进行降频，以得到较低的工作时钟，在不影响系统功能实现的前提下降低系统功耗。

②获取指定频率时钟

另外一些应用，则必须在指定频率的时钟信号下才能正常工作，常见于通信协议类应用，如以太网、USB、PCIE等等，在这些应用中，必须使用指定频率的时钟信号，如果没有刚好满足条件的外部时钟源，则必须通过片内PLL生成相应的时钟信号来进行驱动。在某些实时性要求较高的应用中，如数字信号处理，图像处理等等，提高系统工作时钟能够提升系统的性能，这一类应用中，也往往使用PLL进行倍频和分频，以得到较高频率的时钟，用以提升系统整体性能。

③获取不同相位（进行相位移动）

再有一个常见的应用就是生成两路频率相同，相位不同的时钟供SDRAM控制器和SDRAM芯片使用。根据SDRAM芯片的工作原理，SDRAM控制器的工作时钟和SDRAM芯片的工作时钟需要保持180°的相位差才能保证正确的读写数据。所以这里就可以使用PLL的相位控制功能来产生两路相位不同的时钟，以分别供控制器和SDRAM芯片使用。

Altera 不同系列的FPGA,提供了不同的特性的PLL,包括增强型(Enhanced)、快速型(Fast)、左右型(Left\_Right)、顶底型(Top\_Bottom)以及Cyclone备代所具备的PLL类型。

以下为目前所有Altera FPGA系列器件对应支持的锁相环类型:

![\[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-5vODiGc6-1628413519816)(E:/Blog\_Template/source/\_posts/img/blog\_img/fpga/image-20210316155714923.png)\]][img-5vODiGc6-1628413519816_E_Blog_Template_source_posts_img_blog_img_fpga_image-20210316155714923.png]

pll基本配置：

![\[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-VZfb4X5c-1628413519818)(E:/Blog\_Template/source/\_posts/img/blog\_img/fpga/image-20210316160355172.png)\]][img-VZfb4X5c-1628413519818_E_Blog_Template_source_posts_img_blog_img_fpga_image-20210316160355172.png]

![\[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-cTfWCAmX-1628413519821)(E:/Blog\_Template/source/\_posts/img/blog\_img/fpga/image-20210316160709232.png)\]][img-cTfWCAmX-1628413519821_E_Blog_Template_source_posts_img_blog_img_fpga_image-20210316160709232.png]

![\[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-IaiioLbo-1628413519822)(E:/Blog\_Template/source/\_posts/img/blog\_img/fpga/image-20210316161351410.png)\]][img-IaiioLbo-1628413519822_E_Blog_Template_source_posts_img_blog_img_fpga_image-20210316161351410.png]

![\[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-K4dShhZH-1628413519824)(E:/Blog\_Template/source/\_posts/img/blog\_img/fpga/image-20210316161430219.png)\]][img-K4dShhZH-1628413519824_E_Blog_Template_source_posts_img_blog_img_fpga_image-20210316161430219.png]

![\[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-YuICniCp-1628413519825)(E:/Blog\_Template/source/\_posts/img/blog\_img/fpga/image-20210316161513121.png)\]][img-YuICniCp-1628413519825_E_Blog_Template_source_posts_img_blog_img_fpga_image-20210316161513121.png]

![\[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-s8RmaEmJ-1628413519826)(E:/Blog\_Template/source/\_posts/img/blog\_img/fpga/image-20210316161531548.png)\]][img-s8RmaEmJ-1628413519826_E_Blog_Template_source_posts_img_blog_img_fpga_image-20210316161531548.png]

配置时钟

![\[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-yBYN1P8l-1628413519826)(E:/Blog\_Template/source/\_posts/img/blog\_img/fpga/image-20210316161822403.png)\]][img-yBYN1P8l-1628413519826_E_Blog_Template_source_posts_img_blog_img_fpga_image-20210316161822403.png]

配置多路时钟，不使用就直接next，直到出现finish即可。

![\[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-LBhv6NEn-1628413519827)(E:/Blog\_Template/source/\_posts/img/blog\_img/fpga/image-20210316162117150.png)\]][img-LBhv6NEn-1628413519827_E_Blog_Template_source_posts_img_blog_img_fpga_image-20210316162117150.png]

我们主要是调用IP 核获取不同的时钟频率（eg: 25M 75M 100M 等）

本次实验主要是熟悉配置IP核的操作，进而使用不同的时钟

仿真得到的信号

![\[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-X5gqFS4B-1628413519827)(E:/Blog\_Template/source/\_posts/img/blog\_img/fpga/image-20210316162614718.png)\]][img-X5gqFS4B-1628413519827_E_Blog_Template_source_posts_img_blog_img_fpga_image-20210316162614718.png]

[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L2xqMTk4NjgxNzkwMg_size_16_color_FFFFFF_t_70_pic_center]: /images/20220829/05aef844a69c47b6bfd9a231f6d3f13b.png
[img-we0oWnAa-1628413519812_img_blog_img_fpga_image-20210808165705796.png]: /images/20220829/f6a1b13c26eb4de39ad67593280c6b20.png
[img-5vODiGc6-1628413519816_E_Blog_Template_source_posts_img_blog_img_fpga_image-20210316155714923.png]: /images/20220829/888a71bcab8a4da2aa639627463c5f95.png
[img-VZfb4X5c-1628413519818_E_Blog_Template_source_posts_img_blog_img_fpga_image-20210316160355172.png]: /images/20220829/46131543bd3f4fa7b8e15de75a658f54.png
[img-cTfWCAmX-1628413519821_E_Blog_Template_source_posts_img_blog_img_fpga_image-20210316160709232.png]: /images/20220829/9480ee4c564e4a12815aec4ef4b1ec2d.png
[img-IaiioLbo-1628413519822_E_Blog_Template_source_posts_img_blog_img_fpga_image-20210316161351410.png]: /images/20220829/e78280c8d1084820b8a9761ee2f2137c.png
[img-K4dShhZH-1628413519824_E_Blog_Template_source_posts_img_blog_img_fpga_image-20210316161430219.png]: /images/20220829/ed3b1edad1844a7ebf5832a53fb2577f.png
[img-YuICniCp-1628413519825_E_Blog_Template_source_posts_img_blog_img_fpga_image-20210316161513121.png]: /images/20220829/427b64db49974c928447d503fb744935.png
[img-s8RmaEmJ-1628413519826_E_Blog_Template_source_posts_img_blog_img_fpga_image-20210316161531548.png]: /images/20220829/c5b3a7719d22436ca4e7f17031e441f6.png
[img-yBYN1P8l-1628413519826_E_Blog_Template_source_posts_img_blog_img_fpga_image-20210316161822403.png]: /images/20220829/a0e03b9f8c0c46418c2c2d403575b131.png
[img-LBhv6NEn-1628413519827_E_Blog_Template_source_posts_img_blog_img_fpga_image-20210316162117150.png]: /images/20220829/17b85ac028cb4e9597f15e0665868bac.png
[img-X5gqFS4B-1628413519827_E_Blog_Template_source_posts_img_blog_img_fpga_image-20210316162614718.png]: /images/20220829/18f21f37c5004e399a3702f24d949b23.png