相关阅读
相关 ZYNQ之嵌入式学习----开篇实验Hello World
1 ZYNQ 嵌入式系统的开篇实验Hello World 阅读本文需先学习: [FPGA学习----Vivado软件使用][FPGA_----Vivado] 1.1
待我称王封你为后i相关 ZYNQ之FPGA学习----SPI协议驱动模块仿真实验
1 SPI通信协议简介 SPI通信协议基础知识学习：[硬件设计基础----通信协议SPI][----_SPI] 2 实验任务 设计SPI驱动模块，并进行仿真验证，
小灰灰相关 ZYNQ之FPGA学习----EEPROM读写测试实验
1 EEPROM简介 EEPROM (Electrically Erasable Progammable Read Only Memory，E2PROM)即电可擦除可编程
分手后的思念是犯贱相关 ZYNQ之FPGA学习----IIC协议驱动模块仿真实验
1 IIC通信协议简介 IIC通信协议基础知识学习：[硬件设计基础----通信协议IIC][----_IIC] 2 实验任务 设计IIC驱动模块，并进行仿真验证，
朱雀相关 ZYNQ之FPGA学习----UART串口实验
1 UART串口简介 UART串口基础知识学习：[硬件设计基础----通信协议UART][----_UART] 2 实验任务 上位机通过串口调试助手发送数据给 Z
Bertha 。相关 ZYNQ之FPGA学习----FIFO IP核使用实验
1 FIFO IP核介绍 FIFO 的英文全称是 `First In First Out， 即先进先出`。与 FPGA 内部的 RAM 和 ROM 的区别是没有外部读写地
相关 ZYNQ之FPGA学习----RAM IP核使用实验
1 RAM IP核介绍 RAM 的英文全称是 Random Access Memory， 即`随机存取存储器`， 它可以随时把数据写入任一指定地址的存储单元，也可以随时从
相关 ZYNQ之FPGA学习----MMCM/PLL IP核使用实验
1 MMCM/PLL IP核介绍 PLL 的英文全称是 Phase Locked Loop，即锁相环，是一种反馈控制电路。PLL 对时钟网络进行系统级的时钟管理和偏移控制
相关 ZYNQ之HLS学习----开篇实验
1 Vivado HLS简介 Xilinx 推出的 Vivado HLS 工具可以直接使用`C、C++或 System C`来对 Xilinx 系列的 FPGA 进行编程
相关 ZYNQ EMIO UART串口实验
在市面上能见到的zynq教程中，看的到的uart实验，都是使用的MIO，这是最简单的，但是有一个问题，那就是MIO是只连接到PS的，对PL端口是透明的，这就产生了一个问题：当我
还没有评论，来说两句吧...