相关阅读
相关 ZYNQ之FPGA学习----Verilog HDL语法(2)
5 Verilog 高级知识点(二) 5.1 Verilog 语句块 Verilog 语句块提供了将两条或更多条语句组成语法结构上相当于一条一句的机制。主要包括两种
- 日理万妓相关 ZYNQ之FPGA学习----Verilog HDL语法(1)
1 Verilog 概述 Verilog HDL(Hardware Description Language)是在用途最广泛的 C 语言的基础上发展起来的一种`硬件描述语
相关 ZYNQ之FPGA学习----Vivado功能仿真
1 Vivado功能仿真 阅读本文需先学习: [FPGA学习----Vivado软件使用][FPGA_----Vivado] 典型的FPGA设计流程，如图所示： 
怼烎@相关 ZYNQ之FPGA学习----EEPROM读写测试实验
1 EEPROM简介 EEPROM (Electrically Erasable Progammable Read Only Memory，E2PROM)即电可擦除可编程
分手后的思念是犯贱相关 ZYNQ之FPGA学习----UART串口实验
1 UART串口简介 UART串口基础知识学习：[硬件设计基础----通信协议UART][----_UART] 2 实验任务 上位机通过串口调试助手发送数据给 Z
Bertha 。相关 ZYNQ之FPGA学习----FIFO IP核使用实验
1 FIFO IP核介绍 FIFO 的英文全称是 `First In First Out， 即先进先出`。与 FPGA 内部的 RAM 和 ROM 的区别是没有外部读写地
相关 ZYNQ之FPGA学习----RAM IP核使用实验
1 RAM IP核介绍 RAM 的英文全称是 Random Access Memory， 即`随机存取存储器`， 它可以随时把数据写入任一指定地址的存储单元，也可以随时从
相关 ZYNQ之FPGA学习----MMCM/PLL IP核使用实验
1 MMCM/PLL IP核介绍 PLL 的英文全称是 Phase Locked Loop，即锁相环，是一种反馈控制电路。PLL 对时钟网络进行系统级的时钟管理和偏移控制
还没有评论，来说两句吧...