ADC采样时间、采样周期、采样频率计算方法

曾经终败给现在 2023-06-15 09:50 38阅读 0赞

一、概述

ADC转换就是输入模拟的信号量转换成数字量。读取数字量必须等转换完成后，完成一个通道的读取叫做采样周期。采样周期一般来说=转换时间+读取时间，而转换时间=采样时间+12.5个时钟周期。采样时间是你通过寄存器告诉STM32采样模拟量的时间，设置越长越精确

二、STM32 ADC采样频率的确定  
ADCCLK通常是由“AHB分频”->“HCLK(MHz)”->“APB2分频”->“ADC分频”得到的，ADC使用若干个ADC\_CLK周期对输入电压采样，采样周期数目可以通过ADC\_SMPR1和ADC\_SMPR2寄存器中的SMP\[2:0\]位而更改。每个通道可以以不同的时间采样，就是设置采样周期SampleTime。  
总转换时间如下计算：  
TCONV(转换时间) = 采样时间(设置采样周期SampleTime)+ 12.5个周期，其中12.5个周期是采集12位AD时间是固定的。  
采样时间周期类型：  
000：1.5周期    100：41.5周期  
001：7.5周期    101：55.5周期  
010：13.5周期    110：71.5周期  
011：28.5周期    111：239.5周期

例如：  
当ADCCLK=14MHz(周期) 和 1.5周期的采样时间：  
赫兹转换：1MHZ=1000KHZ=1000000HZ  
时间换算：1s(秒)=1000ms(毫秒)，1s=10^3ms(毫秒)=10^6us(微秒)=10^9ns(纳秒)=10^12ps(皮秒)  
周期与频率的关系：T=1/f，f=1/T(其中f为频率，T为周期)  
得出每秒14MHz，那么1HZ的时间周期为 1/14000000s  
TCONV(转换时间) = 1.5周期 + 12.5周期 = 14周期 = 14/14000000秒 = 1us(微秒)

三、具体分析如下  
(1)我们的输入信号是50Hz (周期为20ms)，初步定为1周期200个采样点，(注：一周期最少采20个点，即采样率最少为1k) ，每2个采样点间隔为20ms/200=100us，在一个输入信号周期(20ms)内100us就要采集一次,以下计算都是以一个输入信号的周期为单元进行计算。  
ADC可编程的通道采样时间我们选最小的1.5周期，则ADC采样周期一周期大小为  
根据采集时间间隔来计算采集完200个点需要以什么样的频率才能完成，这个频率就是ADCCLK，当采样时间1.5周期：100us/1.5≈66us。 根据f=1/T公式，ADC时钟频率为1/66us=1/0.000066s≈15151.515Hz≈15KHz。  
ADC可编程的通道采样时间我们选71.5 周期，则ADC采样周期一周期大小为(100us/71.5)。 100us/71.5≈1.3986us，ADC时钟频率为1/1.3986us=1/0.0000013986s≈0.715MHz。

(2)接下来我们要确定系统时钟：我们 用的是 8M Hz 的外部晶振做时钟源(HSE)，估计得 经过 PLL倍频 PLL 倍频系数分别为2的整数倍，最大72 MHz。为了 提高数据 计算效率，我们把系统时钟定为72MHz，(PLL 9倍频)。则PCLK2=72MHz,PCLK1=36MHz;  
我们通过设置时钟配置寄存器(RCC\_CFGR) 中 有 为ADC时钟提供一个专用的可编程预分器，将PCLK2 8 分频后作为ADC 的时钟，则可知ADC 时钟频率为 9MHz  
从手册可知ADC转换时间：STM32F103xx增强型产品：ADC时钟为56MHz时为1μs(ADC时钟为72MHz为1.17μs)

(3)由以上分析可知：不太对应，我们重新对以上中 内容调整，提出如下两套方案：  
       方案一：我们的输入信号是50Hz (周期为20ms)，初步定为1周期2500个采样点，(注：一周期最少采20个点，即采样率最少为1k) ，每2个 采样点间隔为 20ms /2500 = 8 us  
ADC可编程的通道采样时间 我们选71.5周期，则 ADC采样周期一周期大小为8us /71.5 。 ADC时钟频率约为 9 MHz。  
将PCLK2 8 分频后作为ADC 的时钟，则可知ADC 时钟频率为 9MHz  
        方案二：我们的输入信号是50Hz (周期为20ms)，初步定为1周期1000个采样点，(注：一周期最少采20个点，即采样率最少为1k) ，每2个 采样点间隔为 20ms /1000= 20 us  
ADC可编程的通道采样时间 我们选239.5周期，则 ADC采样周期一周期大小为20us /239.5 。 ADC时钟频率约为 12 MHz。  
将PCLK2 6 分频后作为ADC 的时钟，则可知ADC 时钟频率为 12MHz

参考链接：[https://blog.csdn.net/pursue16/article/details/78853602][https_blog.csdn.net_pursue16_article_details_78853602]

这篇文章很多人转载，但是其中错误且没有人指正出来，如1/1.3986us应该是0.715MHz，好像原作者写错了

[https_blog.csdn.net_pursue16_article_details_78853602]: https://blog.csdn.net/pursue16/article/details/78853602