ARM基础--ARM的异常处理

快来打我* 2023-01-20 01:56 53阅读 0赞

### 文章目录 ###

*  什么是异常
 *  异常处理流程
 *   *  Thumb态还是ARM谁说了算？
 *  总结

异常处理要结合上一篇[ARM基础–ARM寄存器][ARM_ARM]来看。

# 什么是异常 #

*  正常工作之外的流程都叫异常
 *  异常会打断正在执行的工作，并且一般希望异常处理完成后继续回来执行原来的工作
 *  中断是异常的一种

非异常模式：User模式、System模式，也就是说系统有90%的时间都运行在这两个模式下，和操作系统相结合就对应于**用户进程就是User模式**，**操作系统内核所做的事情就对应System模式**。

异常模式：

*  FIQ：当一个高优先级（fast）中断产生时将会进入这种模式
 *  IRQ：当一个低优先级（normal）中断产生时将会进入这种模式
 *  Supervisor：当复位或软中断指令执行时将会进入这种模式
 *  Abort：当存取异常时将会进入这种模式（比如ROM/RAM没有焊好或插好时，内存地址搞错了）
 *  Undef：当执行未定义指令时会进入这种模式

# 异常处理流程 #

当异常产生时，ARM内核做的事情：

*  拷贝CPSR到SPSR
 *  设置适当的CPSR位：
    
     *  改变处理器状态进入ARM态
     *  改变处理器模式进入相应的异常模式
     *  设置中断禁止位禁止相应的中断（不是必须的，如果需要才会这么做）
 *  保存返回地址到LR寄存器
 *  设置PC为相应的异常向量

返回时，异常处理需要：

*  从SPSR恢复CPSR
 *  从LR恢复PC
 *  以上这些操作都是在ARM态操作的，也就是说在Thumb态不能执行以上操作。

## Thumb态还是ARM谁说了算？ ##

![在这里插入图片描述][watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3FxXzI4ODc3MTI1_size_16_color_FFFFFF_t_70_pic_center_pic_center]  
还是由CPSR中的T位说了算！

比如说：产生异常时是Thumb态，那在此时CPSR的T位就是1，拷贝到SPSR中的CPSR中的T位也是1，CPSR没有影子寄存器，所以这一步进行的目的就是便于返回原模式恢复CPSR中的状态。那由于进行这一系列操作必须是ARM态，所以在之后的流程中“设置适当的CPSR位”就会有一个操作“改变处理器状态进入ARM态”–一步一步的逻辑（便于理解代码）。

# 总结 #

异常处理中有一些是硬件自己做的，有一些是程序员自己做的。需要搞清楚哪些是需要自己做的，才知道如何写代码。

以上说的是CPU设计时提供的异常向量表，一般称为一级向量表。有些CPU为了支持多个中断，还会提供二级向量表，处理思路类似于这说的一级中断向量表。

[ARM_ARM]: https://liefyuan.blog.csdn.net/article/details/116616969
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L3FxXzI4ODc3MTI1_size_16_color_FFFFFF_t_70_pic_center_pic_center]: /images/20221021/15e810407c664799ae595c6b2290407f.png