db设计专用excel_测瑞通|EMC的设计流程是怎样的？

逃离我推掉我的手 2023-01-01 12:49 98阅读 0赞

广义的电磁兼容控制技术包括抑制干扰源的发射和提高干扰接收器的敏感度，干扰源、干扰传输途径和干扰接收器是电磁干扰的三要素，同时EMC也是围绕这些问题进行研究，那么EMC的设计流程是怎么样的？下面就以单板EMC设计为主来讲讲吧。

![388dd1a66099697135b6f3c8acd3eca9.png][]

一、总体概念及考虑

1、五一五规则，即时钟频率到5MHz或脉冲上升时间小于5ns，则PCB板须采用多层板。

2、不同电源平面不能重叠。

3、公共阻抗耦合问题。

由于地平面电流可能由多个源产生，感应噪声可能高过模电的灵敏度或数电的抗扰度。解决办法：a.模拟与数字电路应有各自的回路，最后单点接地；b.电源线与回线越宽越好；c.缩短印制线长度；d.电源分配系统去耦。

4、减小环路面积及两环路的交链面积。

5、一个重要思想是：PCB上的EMC主要取决于直流电源线的Z

二、布局。电路板布局准则：

1、晶振尽可能靠近处理器。

2、模拟电路与数字电路占不同的区域。

3、高频放在PCB板的边缘，并逐层排列。

4、用地填充空着的区域。

三、布线

1、电源线与回线尽可能靠近，最好的方法各走一面。

2、为模拟电路提供一条零伏回线，信号线与回程线小于5：1。

3、针对长平行走线的串扰，增加其间距或在走线之间加一根零伏线。

4、手工时钟布线，远离I/O电路，可考虑加专用信号回程线。

5、关键线路如复位线等接近地回线; 为使串扰减至最小，采用双面＃字型布线。

6、高速线避免走直角; 强弱信号线分开。

四、屏蔽

1、屏蔽 > 模型：屏蔽效能SE(dB)＝反射损耗R(dB)＋吸收损耗A(dB)，高频射频屏蔽的关键是反射，吸收是低频磁场屏蔽的关键机理。

2、工作频率低于1MHz时，噪声一般由电场或磁场引起，(磁场引起时干扰，一般在几百赫兹以内)，1MHz以上，考虑电磁干扰。单板上的屏蔽实体包括变压器、传感器、放大器、DC/DC模块等。更大的涉及单板间、支架、机架的屏蔽。

3、静电屏蔽不要求屏蔽体是封闭的，只要求高电导率材料和接地两点。电磁屏蔽不要求接地，但要求感应电流在上有通路，故必须闭合。磁屏蔽要求高磁导率的材料做 封闭的屏蔽体，为了让涡流产生的磁通和干扰产生的磁通相消达到吸收的目的，对材料有厚度的要求。高频情况下，三者可以统一，即用高电导率材料(如铜)封闭并接地。

4、对低频，高电导率的材料吸收衰减少，对磁场屏蔽效果不好，需采用高磁导率的材料(如镀锌铁)。

5、磁场屏蔽还取决于厚度、几何形状、孔洞的最大线性尺寸。

6、磁耦合感应的噪声电压UN＝jwB.A.coso＝jwM.I1，(A为电路2闭合环路时面积；B为磁通密度；M为互感；I1为干扰电路的电流。降低噪声电压，有两个途径，对接收电路而言，B、A和COS0必须减小；对干扰源而言，M和I1必须减小。双绞线是个很好例子。它大大减小电路的环路面积，并同时在绞合的另一根芯线上产生相反的电动势。

7、防止电磁泄露：缝隙尺寸。

五、接地

1、300KHz以下一般单点接地，以上多点接地，混合接地频率范围50KHz～10MHz。

2、接地方式：树形接地。信号电路屏蔽罩的接地，接地点选在放大器等输出端的地线上。

3、对于射频电路接地，要求接地线尽量要短或者根本不用接线而实现接地。最好的接地线是扁平铜编织带。当地线长度是λ/4波长的奇数倍时，阻抗会很高，同时相当λ/4天线，向外辐射干扰信号。

4、单板内数字地、模拟地有多个，只允许提供一个共地点，接地还包括用导线做电源回线和搭接等。

六、滤波

1、选择EMI信号滤波器滤除导线上工作不需要的高频干扰成份，解决高频电磁辐射与接收干扰。它要保证良好接地。分线路板安装滤波器、贯通滤波器、连接器滤波器。从电路形式分，有单电容型、单电感型、L型、π型。π型滤波器通带到阻带的过渡性能最好，最能保证工作信号质量。

2、选择交直流电源滤波器抑制内外电源线上的传导和辐射干扰，既防止EMI进入电网，危害其它电路，又保护设备自身。它不衰减工频功率。DM(差摸)干扰在频率 < 1mhz时占主导地位。cm在=""> 1MHz时，占主导地位。

3、使用铁氧体磁珠安装在元件的引线上，用作高频电路的去耦，滤波以及寄生振荡的抑制。

4、尽可能对芯片的电源去耦(1-100nF)，对进入板极的直流电源及稳压器和DC/DC转换器的输出进行滤波(uF)。

5、注意减小电容引线电感，提高谐振频率，高频应用时甚至可以采取四芯电容。电容的选取是非常讲究的问题，也是单板EMC控制的手段。