凌阳16位单片机C语言开发,凌阳16位单片机C语言程序设计第四章(我修改).pdf

ゞ浴缸里的玫瑰 2022-10-14 10:56 110阅读 0赞

凌阳16位单片机C语言程序设计第四章(我修改).pdf

第第 4 章章 系统设置的系统设置的 C 语言程序设计语言程序设计33 4.1 硬件结构33 4.1.1 系统时钟.33 4.1.2 锁相环PLL Phase Lock Loop振荡器33 4.1.3 利用B口的特殊功能产生振荡信号34 4.1.4 低电压监测/低电压复位 LVD/LVR34 4.1.5 看门狗计数器(WatchDog)35 4.2 系统设置的寄存器35 4.3 系统设置的 C 函数 .37 4.4 系统设置的应用实例39 第 4 章 系统设置的 C 语言程序设计北阳电子内部技术资料 第第4章 系统设置的章 系统设置的 C 语言程序设计语言程序设计 4.1 硬件结构硬件结构 这一章介绍的硬件主要是与系统时钟、PLL、LVD、LVR、Watch\_Dog 相关的部分。 4.1.1 系统时钟系统时钟 unSP 时钟电路采用晶体振荡器电路，外接晶振采用32768Hz。图4.1 为SPCE061A 时钟电 路的接线图。 20pf20pf SPCE061A XI/RXO 图图4.1 SPCE061A 与振荡器的连接与振荡器的连接 32768Hz 实时时钟通常用于钟表、实时时钟延时以及其它与时间相关类产品。SPCE061A 通过对 32768Hz 实时时钟源分频而提供了多种实时时钟中断源。例如，用作唤醒源的中断源 IRQ5\_2Hz，表示系统每隔0.5 秒被唤醒一次，由此可作为精确的计时基准。 32768Hz的实时时钟经过PLL倍频电路产生系统时钟频率Fosc， Fosc再经过分频得到CPU 时钟频率CPUCLK可通过对 P\_SystemClock写7013H单元编程来控制。默认的 Fosc、 CPUCLK 分别为 24.576MHz 和 Fosc/8。用户可以通过对 P\_SystemClock 单元编程完成对系统时 钟和CPU 时钟频率的定义。 此外， 32768Hz RTC 振荡器有两种工作方式强振模式和自动弱振模式。处于强振模式时， RTC 振荡器始终运行在高耗能的状态下。处于自动弱振模式时，系统在上电复位后的前 7.5s 内 处于强振模式，然后自动切换到弱振模式以降低功耗。CPU 被唤醒后默认的时钟频率为Fosc/8， 用户可以根据需要调整该值。 CPU被唤醒后经过32个时钟周期的缓冲时间后再进行其它的操作， 这样可以避免在系统被唤醒后造成ROM 读取错误。 4.1.2 锁相环锁相环 PLL Phase Lock Loop振荡器振荡器 PLL 电路的作用是将系统提供的实时时钟的基频32768Hz进行倍频，调整至49.152MHz、 40.96MHz、 32.768MHz、 24.576MHz或20.480MHz。 系统默认的PLL自激振荡频率为24.576MHz。 PLL 的电路框图如图4.2 所示。我们可以从图中看出，Fosc 是由P\_SystemClock 单元的第5、6、 7 位设定，CPUCLK 由第0、1、2 位设定。 北阳电子内部技术资料 33 第 4 章 系统设置的 C 语言程序设计北阳电子内部技术资料 Fosc/n n1,2,4,8,16,32,64 b2 b1 b0 CPU时钟 Fosc24.576MHz 默认 32768Hz 晶振 系统时钟选频P\_SystemClock单元的第7,6,5位 默认值 Fosc/8 系统时钟发生器 系统时钟选频P\_SystemClock单元的第2,1,0位 b7 b6 b5 锁相环PLL 频率20.48M，24.576M， 32.768M，40.96M，49.152M 图图4.2 锁相环电路框图锁相环电路框图 4.1.3 利用利用 B 口的特殊功能产生振荡信号口的特殊功能产生振荡信号 我们在上一章提到，B 口既可以做普通IO 口，又可以做特殊功能口。比如，单个IOB2 或 IOB3 口可设置为外部中断的输入口。 本小节将讲述如何为外部电路提供振荡信号。 图4.3为IOB2， IOB3， IOB4及IOB5的反馈结构示意图。 通过在IOB2 IOB3和IOB4 IOB5 之间增加一个 RC 电路形成反馈回路，即可在 IOB2IOB3端得到振荡源频率信号。此信号可作 为外部中断源输入EXT1 或EXT2，此时所得到的中断频率与RC 振荡器的频率是一致的。当外 部电路需要用到一定频率的振荡信号时，也可以在IOB2IOB3端获得。 为使反馈回路正常工作，必须将IOB2 IOB3 设置成反相输出口，且将IOB4 IOB5设置 成悬浮式输入口。同时，必须设置P\_FeedBack 单元。 当P\_FeedBack写7009H单元的FBKEN2FBKEN3位被置为“1“时 IOB2、IOB4或IOB3、IOB5之间的反馈结构 IOB4 IOB5 R C IOB2 IOB3 EXT1 EXT2 下降沿 中断系统 图图4.3 反馈结构示意图 反馈结构示意图 4.1.4 低电压监测低电压监测/低电压复位低电压复位 LVD/LVR SPCE061A 具有低电压复位功能， 并可通过编程设置低电压监测， 目的是为了通过对系统的 电源电压进行监控，而使系统运行在一个正常、可靠的工作环境，并在一旦出现电源异常的情况 下能立即采取相应的措施，使系统及时恢复正常。 低电压监测功能可以提供系统内电源电压的使用情况。如果系统电压 Vcc 低于用户设 定的电压监测低限电压 VLVD，P\_LVD\_Ctrl 单元的第 15 位LVD 监测标志位将被置为“1”； 反之，当 Vcc VLVD时，该位被置为“0”。SPCE061A 具有 4 级电压监测低限，系统默认 北阳电子内部技术资料 34 第 4 章 系统设置的 C 语言程序设计北阳电子内部技术资料 的电压监测低限为 2.4V。 SPCE061A 复位电路如图 4.4 所示，在 RESB 端加上一个低电平就可令其复位。该电路 具有手动和上电复位两种功能。 RESB SPCE061A 0.1uF RESET 4.7K 3.3V 图图4.4 复位电路 复位电路 有很多原因可以导致电源电压过低，如电压的反跳、负载过重、电池能量不足等等。当电源 电压低于2.2V 时，系统会变得不稳定且易出故障。这时，CPU 会在4 个时钟周期之后产生一个 复位信号，使系统复位。 4.1.5 看门狗计数器(看门狗计数器(WatchDog WatchDog 的清除周期应该小于 0.75s。 4.2 系统设置的寄存器系统设置的寄存器 P\_SystemClock 在SPCE061A 内， P\_SystemClock写7013H单元 (如表4.1 所示) 控制着系统时钟和CPU 时钟。第 02 位用来改变 CPUCLK，若将第 02 位置为“111”可以使 CPU 时钟停止工作，系 统切换至低功耗的睡眠状态；通过设置该单元的第 57 位可以改变系统时钟的频率如表 4.3 所 示。此外，在睡眠状态下，通过设置该单元的第4 位可以接通或关闭32768Hz 实时时钟。 表表4.1 设置 设置 P\_SystemClock 单元单元 b15-b8 b7b5 b41 b3 b2 b1 b0 - PLL 频率选择 32768Hz 睡眠状态 32768Hz 方式选择 CPU 时钟选择 1在睡眠状态下，32768Hz 时钟仍处于工作状态默认 0在睡眠状态下，32768H 时钟被关闭 132768Hz 时钟处强振模 式 032768Hz 时钟处自动弱 振模式默认 表表4.2 CPU 时钟频率时钟频率 CPUCLK 选择选择 b2 b1 b0 CPUCLK 0 0 0 Fosc 北阳电子内部技术资料 35 第 4 章 系统设置的 C 语言程序设计北阳电子内部技术资料 0 0 1 Fosc/2 0 1 0 Fosc/4 0 1 1 Fosc/82 1 0 0 Fosc/16 1 0 1 Fosc/32 1 1 0 Fosc/64 1 1 1 停止睡眠状态 表表4.3 PLL 频率频率 Fosc 选择选择 b7 b6 b5 Fosc 0 0 0 24.576MHz 0 0 1 20.48MHz 0 1 0 32.768MHz 0 1 1 40.96MHz 1 - - 49.152MHz 注 1只有当 b 0b2 同时被置为“1”时即睡眠状态b4 设置才有效。 2上电复位或系统从备用状态睡眠状态被唤醒后，默认的 CPU 时钟频率为 Fosc/8。 P\_FeedBack B 口工作方式的控制单元，用于控制B 口的IOB2 IOB3和IOB4 IOB5用作普通I/O 口， 或作为特殊功能口。其特殊功能包括以下两个部分(1).单个 IOB2 或 IOB3 口可设置为外部 中断的输入口。(2).设置P\_FeedBack 单元， 再将 IOB2IOB3和IOB4IOB5之间连接一个电 阻和电容 (电路连接如图4.3) 形成反馈电路以产生振荡信号， 此信号可作为外部中断源输入EXT1 或EXT2。当然此时所得到的中断频率与RC 振荡器的频率是一致的。由于该频率较高，所以通 常情况下都是通过1获得外部中断信号。此特殊功能仅运用于当外部电路需要用到一定频率 的振荡信号时，可以在IOB2IOB3端获得。 P\_FeedBack 的设置的如表4.4 所示。 表表4.4 P\_FeedBack 的设置的设置 b15 b4 b3 b2 b1 b0 - FBKEN3 FBKEN2 - - 1设定 IOB3 和 IOB5 之间 形成反馈功能 0IOB3、IOB5 作为普通 的 I/O 口默认 1设定 IOB2 和 IOB4 之 间形成反馈功能 0IOB2、IOB4 作为普通 的 I/O 口默认 图4.3为IOB2， IOB3， IOB4及IOB5的反馈结构示意图。 通过在IOB2 IOB3和IOB4 IOB5 之间增加一个 RC 电路形成反馈回路，即可在 IOB2IOB3端得到振荡源频率信号。为使反馈回 路正常工作，必须将IOB2 IOB3 设置成反相输出口，且将IOB4 IOB5设置成悬浮式输入口。 P\_LVD\_Ctrl SPCE061A 具有 4 级电压监测低限2.4V、2.8V、3.2V 和 3.6V，可通过对 P\_LVD\_Ctrl 单元编程进行控制， 参见表 4.5。 假定 VLVD3.2V， 当系统电压 Vcc 低于 3.2V 时， P\_LVD\_Ctrl 单元的第 15 位返回值为“1”，这样，CPU 可以通过可编程电压监测低限来完成低电压监 测。系统默认的电压监测低限为 2.4V。 北阳电子内部技术资料 36 第 4 章 系统设置的 C 语言程序设计北阳电子内部技术资料 表表4.5 P\_LVD\_Ctrl读读/写写7019H b15 b14 - b2 b1 b0 Result\_of\_LVD - LVD\_level\_define写 0VDD VLVD 1 VDD VLVD，为 1 代表 VDD 0;j; \*P\_Watchdog\_Clear1; 北阳电子内部技术资料 41