美满电子-88E1111PHY

今天药忘吃喽~ 2022-09-07 15:56 146阅读 0赞

# Reference: #

[https://blog.csdn.net/qq\_20128363/article/details/82905959][https_blog.csdn.net_qq_20128363_article_details_82905959]

# 1.PHY芯片简介 #

PHY芯片在OSI协议栈中属于最底层的物理层，与其它层的关系图如下：  
![在这里插入图片描述][watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L2xpbWFuamloZQ_size_16_color_FFFFFF_t_70]

从硬件上来说，一般PHY芯片为模数混合电路，负责接收电、光这类模拟信号，经过解调和A/D转换后通过MII接口将信号交给MAC芯片进行处理。一般MAC芯片为纯数字电路。  
物理层定义了数据传送与接收所需要的电与光信号、线路状态、时钟基准、数据编码和电路等，并向数据链路层设备提供标准接口。物理层的芯片称之为PHY。数据链路层则提供寻址机构、数据帧的构建、数据差错检查、传送控制、向网络层提供标准的数据接口等功能。以太网卡中数据链路层的芯片称之为MAC控制器。很多网卡的这两个部分是做到一起的。他们之间的关系是pci总线接mac总线，mac接phy，phy接网线（当然也不是直接接上的，还有一个变压装置）。  
由此可见，MAC 和PHY，一个是数据链路层，一个是物理层；两者通过MII传送数据。

Marvell 88E1145PHY芯片的初始化配置  
\[千兆以太网TCP协议的FPGA实现\]  
([https://blog.csdn.net/lzx6901152/article/details/70281070][https_blog.csdn.net_lzx6901152_article_details_70281070])

Ethernet的接口实质是MAC通过MII总线控制PHY的过程。  
根据组合形式,可分为下列几种类型:  
1.CPU集成MAC与PHY;  
2.CPU集成MAC,PHY采用独立芯片;  
3.CPU不集成MAC与PHY,MAC与PHY采用集成芯片;

下图是采用方案二的网口结构图.虚框表示CPU,MAC集成在CPU中.PHY芯片通过MII接口与CPU上的Mac连接.  
![在这里插入图片描述][watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L2xpbWFuamloZQ_size_16_color_FFFFFF_t_70 1]

## MII接口简介 ##

MII即媒体独立接口, “媒体独立”表明在不对MAC硬件重新设计或替换的情况下，任何类型的PHY设备都可以正常工作。包括分别用于发送器和接收器的两条独立信道。每条信道都有自己的数据、时钟和控制信号。MII数据接口总共需要12个信号，包括:

transmit data -  
TXD\[3:0\] 被发送数据transmit strobe -  
TX\_EN发送使能transmit clock -  
TX\_CLK///10/100M信号时钟transmit error -  
TX\_ER/TXD4发送器错误receive data -  
RXD\[3:0\]///接收数据receive strobe -  
RX\_DV///接收数据有效指示receive clock -  
RX\_CLK///接收信号时钟receive error -  
RX\_ER/RXD4///接收数据出错指示collision indication -  
COL冲突检测carrier sense -  
CRS载波检测management data clock -  
MDC管理配置接口 management data input/output -  
MDIO 管理配置接口数据IO  
MII以4bit,即半字节方式双向传送数据，时钟速率25MHz，其工作速率可达100Mb/s。MII管理接口是个双信号接口，一个是时钟信号，另一个是数据信号。通过管理接口，上层能监视和控制PHY。MII界面传递了网络的所有数据和数据的控制，而MAC对PHY的工作状态的确定和对PHY的控制则是使用SMI（Serial Management Interface）界面通过读写PHY的寄存器来完成的。PHY里面的部分寄存器是IEEE定义的，这样PHY把自己的目前的状态反映到寄存器里面，MAC通过SMI总线不断的读取PHY的状态寄存器以得知目前PHY的状态，例如连接速度，双工能力等。当然也可以通过SMI设置PHY的寄存器达到控制的目的，例如流控的打开关闭，自协商模式还是强制模式等。不论是物理连接的MII总线和SMI总线还是PHY的状态寄存器和控制寄存器都是有IEEE的规范的，因此不同公司的MAC和PHY一样可以协调工作。当然为了配合不同公司的PHY的自己特有的一些功能，驱动需要做相应的修改。

RMII(Reduced Media Independant Interface)简化媒体独立接口,是标准的以太网接口之一，比MII有更少的I/O传输。

## 关于RMII口/MII/GMII的基本区别： ##

SMII -用2根线来传输数据  
RMII- 用4根线来传输数据  
MII-用8根线来传输数据

MII/RMII只是一种接口，对于10M线速,MII的时钟是2.5M，RMII则是5M；对于100M线速，MII的时钟是25M，RMII则是50M。

MII/RMII 用于传输以太网包，在MII/RMII接口是4/2bit的，在以太网的PHY里需要做串并转换、编解码等才能在双绞线和光纤上进行传输，其帧格式遵循IEEE 802.3(10M)/IEEE 802.3u(100M)/IEEE 802.1q(VLAN)。  
MII支持10Mbps和100Mbps的操作,一个接口由14根线组成,它的支持还是比较灵活的,但是有一个缺点是因为它一个端口用的信号线太多,如果一个8端口的交换机要用到112根线,16端口就要用到224根线,到32端口的话就要用到448根线,一般按照这个接口做交换机,是不太现实的,所以现代的交换机的制作都会用到其它的一些从MII简化出来的标准,比如RMII,SMII,GMII等.

RMII是简化的MII接口,在数据的收发上它比MII接口少了一倍的信号线,所以它一般要求是50MHz的总线时钟.RMII一般用在多端口的交换机,它不是每个端口安排收,发两个时钟,而是所有的数据端口公用一个时钟用于所有端口的收发,这里就节省了不少的端口数目.RMII的一个端口要求7个数据线,比MII少了一倍,所以交换机能够接入多一倍数据的端口.和MII一样,RMII支持10Mbps和100Mbps的总线接口速度.

SMII是由思科提出的一种媒体接口,它有比RMII更少的信号线数目,S表示串行的意思.因为它只用一根信号线传送发送数据,一根信号线传输接受数据,所以为了满足100Mbps的总线接口速度的需求,它的时钟频率就达到了125MHz,为什么用125MHz,是因为数据线里面会传送一些控制信息.SMII一个端口仅用4根信号线完成100Mbps的传输,比起RMII差不多又少了一倍的信号线.SMII在工业界的支持力度是很高的.同理,所有端口的数据收发都公用同一个外部的125MHz时钟.

GMII是千兆网的MII接口,这个也有相应的RGMII接口,表示简化了的GMII接口

## 以太网帧的格式为： ##

前导符+开始位+目的mac地址+源mac地址+**类型/长度**\+数据+padding(optional)+32bitCRC  
如果有vlan，则要在**类型/长度**后面加上2个字节的vlan tag，其中12bit来表示vlan id，另外4bit表示数据的优先级！

[https_blog.csdn.net_qq_20128363_article_details_82905959]: https://blog.csdn.net/qq_20128363/article/details/82905959
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L2xpbWFuamloZQ_size_16_color_FFFFFF_t_70]: /images/20220829/bda612042d9d4b56a1d143aabaca9270.png
[https_blog.csdn.net_lzx6901152_article_details_70281070]: https://blog.csdn.net/lzx6901152/article/details/70281070
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L2xpbWFuamloZQ_size_16_color_FFFFFF_t_70 1]: /images/20220829/033b7afff1c143e2b9352385693dd28d.png