阐述计算机的多层次存储系统结构,计算机组成与结构第3章多层次的存储器.ppt...

ゞ浴缸里的玫瑰 2022-09-01 07:42 201阅读 0赞

计算机组成与结构第3章多层次的存储器

\* \* 当cache为2路组相联映射，共4组时，映射函数为q＝j mod 4； 主存地址格式 特点： 灵活性：比直接映射灵活(主存可映射到组内任一块)； 快速性：比全相联比较次数少，只需组内全部比较； 由于比较次数少，电路也较易于实现。 组相联映射的特点 主存块号 Cache组号 Cache组内行号 0000 00 0或1 0001 01 0或1 1010 10 0或1 1111 11 0或1 主存标记 Cache组号 块内地址 \* \* 组相联映射示意图 \* \* 2MB存储器共21位地址 16位块地址，3位块内字地址，2位字节地址 16KB的Cache共14位地址 9位行地址，3位行内字地址，2位字节地址 采用直接映射，MM地址格式： 例： 某系统的存储器为2MB，每字块为8个字，每字32位，若cache为16KB，采用字节编址方式。问：(1)采用直接映射，主存地址格式是什么？ (2)采用全相联映射，主存地址格式是什么？ (3)采用16路组相联映射，主存地址格式是什么？ 7位主存标记 9位行地址 3位块内地址 2位字节地址 \* \* 例： 某系统的存储器为2MB，每字块为8个字，每字32位，若cache为16KB，采用字节编址方式。 问：(1)采用直接映射，主存地址格式是什么？ (2)采用全相联映射，主存地址格式是什么？ (3)采用16路组相联映射，主存地址格式是什么？ 采用全相联映射，MM地址格式为： 采用16路组相联映射，MM地址格式为： 16位主存标记 3位块内地址 2位字节地址 11位主存标记 5位组地址 3位块内地址 2位字节地址 \* \* 3.6.3 Cache的替换策略——最不经常使用(LFU)算法 替换原则 将一段时间内被访问次数最少的那行数据替换出去； 使用方法 每行设置一个计数器，从0开始计数; 每访问一次， 被访行的计数器增1; 当需要替换时，将计数值最小的行换出，同时将这些行的计数器都清零。 特点 这种算法将计数周期限定在对这些特定行两次替换之间的间隔时间内，不能严格反映近期访问情况。 \* \* 3.6.3 Cache的替换策略——近期最少使用(LRU)算法 替换原则 将近期内长久未被访问过的行替换出去。 使用方法 每行也设置一个计数器; 每访问一次，被访行的计数器清零，其它各行计数值1； 当需要替换时，将计数值最大的行换出。 特点 这种算法保护了刚拷贝到cache中的新数据行，使Cache的使用率较高。 \* \* 3.6.3 Cache的替换策略——随机替换算法 替换原则 从特定的行位置中随机地选取一行换出。 特点 在硬件上容易实现，且速度也比前两种策略快。但降低了命中率和cache工作效率。 \* \* 3.6.4 cache的写策略——写回式 写入策略 只修改cache的内容，而不立即写入主存； 只有当此行被换出时才写回主存。 优点 减少了访问主存的次数 确定 存在Cache与主存不一致性的隐患。 实现该方法时，cache行必须配置一个修改位，以反映此行是否被CPU修改过。 \* \* 3.6.4 cache的写策略——全写式 这种策略又称写透式 写入策略 cache与主存同时发生写修改，因而较好地维护了cache与主存的内容的一致性。 cache中每行无需设置一个修改位以及相应的判断逻辑。　　 缺点是降低了cache的功效。 \* \* 3.6.4 cache的写策略——写一次法 写入策略 基于写回法，并结合全写法的写策略; 写命中与写未命中的处理方法与写回法基本相同，只是第一次写命中时要同时写入主存。 第一次写命中时，启动一个主存的写周期，其目的是使其它Cache可以及时更新或废止该块内容，这便于维护系统全部cache的一致性。 \* \* 本章综合举例 CPU访问存储器的时间是由存储器的容量决定的，存储容量越大，访问存储器所需要的时间越长。 错误。 CPU可直接访问的是随机存储器，随机存储器是按地址访问的，其访问时间和存储容量无关。 半导体存储器加电后才能存储数据，断电后数据就丢失了，因此，EPROM做成的存储器，加电后必须重写原来的内容。 错误。 EPROM(可擦除的可编程的只读存储器)是非易失性存储器，断电后数据是不会丢失的。 大多数个人计算机中可配置的内存容量受地址总线位数限制。 正确。地址总线的位数决定了最大的内存容量。 \* \* 2009年考研真题 14. 某计算机的Cache共有16块，采用2路组相连映射方式，每个主存块大小为32字节，按字节编址。主存号129号单元所在主存块应装入到cache的组号是( ) A. 0　 B. 2C.