关于cache maintenance 操作的四个寄存器（CTR，CLIDR，CSSELR，CCSIDR）解析

野性酷女 2022-08-29 05:41 187阅读 0赞

ARM官方文档下载链接：

> [https://developer.arm.com/documentation/ddi0487/fc/][https_developer.arm.com_documentation_ddi0487_fc]

**目录**

CTR\_EL0，The Cache Type Register, 缓存类型寄存器

CLIDR\_EL1, Cache Level ID Register 缓存级别ID寄存器

CSSELR\_EL1, Cache Size Selection Register 缓存大小选择寄存器

CCSIDR\_EL1, Current Cache Size ID Register，当前缓存大小ID寄存器

--------------------

ARMv8缓存识别寄存器（identification registers)描述了由在PE上执行的缓存维护指令影响的实现缓存。 这包括以下内容的缓存维护指令：

*  影响整个缓存
 *  VA操作
 *  set/way操作

这些寄存器包括：

# CTR\_EL0，The Cache Type Register, 缓存类型寄存器 #

![watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L2x1b2xhaWh1YTIwMTg_size_16_color_FFFFFF_t_70][]

通过这个寄存器，可以获取指定缓存的一些属性，其中较常使用的有：

*  **TminLine**, bits \[37:32\]：Tag minimum Line
 *  **DminLine**, bits \[19:16\]：数据缓存（Data Cache）和统一缓存（Unified Cache）中的一个cache line中，包含的字（word）的数量。其值做了一次log2的运算。若一个cache line中包含16个word，则DminLine的值应为 0b100 = 4.
 *  **IminLine**, bits \[3:0\]：指令缓存（Instruction Cache）中的一个cache line中，包含的字（word）的数量。其值做了一次log2的运算。若一个cache line中包含16个word，则DminLine的值应为 0b100 = 4.
 *  **L1Ip**, bits \[15:14\]：Level 1中的指令缓存（instruction cache）的缓存策略。指示了index和tag的生成方式。可能包含的值如下，其中，VIPT和PIPT较常使用：
    
     *  0b00---VMID aware Physical Index, Physical tag (VPIPT)
     *  0b01---ASID-tagged Virtual Index, Virtual Tag (AIVIVT)
     *  0b10---Virtual Index, Physical Tag (VIPT)
     *  0b11---Physical Index, Physical Tag (PIPT)

# CLIDR\_EL1, Cache Level ID Register 缓存级别ID寄存器 #

通过读取此寄存器的值，可以知道当前指定的cache的leve和type。

![watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L2x1b2xhaWh1YTIwMTg_size_16_color_FFFFFF_t_70 1][]

可以看到ARM中最多支持七个等级的cache，其实一般情况下，比如自己的PC机只实现了2至3级缓存。

其中经常使用的两个字段为：

*  **LoC**, bits \[26:24\]：Level of Coherence for the cache hierarchy.此字段描述了可以被清理清除的最后一个等级。如果值为3，说明当前可以被清理清除的（已经实现的）缓存级别有：Level1、Level2和Level3.
 *  **Ctype**<n>, bits \[3(n-1)+2:3(n-1)\], for n = 7 to 1，Cache Type字段，描述各个缓存等级的的类型。比如Ctype1字段，描述的是Level1缓存的类型。可以有以下值：
    
     *  0b000 No cache，表示无缓存
     *  0b001 Instruction cache only.表示只有指令缓存
     *  0b010 Data cache only.表示只有数据缓存
     *  0b011 Separate instruction and data caches.单独的指令缓存和数据缓存
     *  0b100 Unified cache.统一的缓存
     *  其他 保留字段

# CSSELR\_EL1, Cache Size Selection Register 缓存大小选择寄存器 #

![20210731170422177.png][]

通过往此寄存器内写入数据，选择需要操作的缓存等级和缓存类型。Cache Size ID Register, CCSIDR\_EL1寄存器的值也会相应发生变化。

其中经常使用的字段为：

*  Level, bits \[3:1\]：选择的cache level
    
     *  ![20210731170647711.png][]
 *  InD, bit \[0\]：选择的cache type
    
     *  0b0 Data or unified cache.
     *  0b1 Instruction cache.

# CCSIDR\_EL1, Current Cache Size ID Register，当前缓存大小ID寄存器 #

如果FEAT\_CCIDX被实现：

![20210731180109980.png][]

否则：

![2021073118005452.png][]

与CSSELR相对应，会根据CSSELR中的内容，显示指定cache的cache line大小、way的数量以及set的数量。

其中，经常使用的三个字段为：

*  **NumSets**：（Number of sets in cache）-1，缓存中的集合数-1，也就是说该字段的数值加1，才是当前cache的set数量。该数值不必是2的幂次方。
 *  **Associativity**：Number of ways in cache）-1
 *  **LineSize**：(Log2(Number of bytes in cache line)) - 4，表示一个cache line的大小为多少个字节。它的值需要进行换算：如果LineSize = 0，2^(0+4) = 16，表明此时的cache line大小为16个字节。

[https_developer.arm.com_documentation_ddi0487_fc]: https://developer.arm.com/documentation/ddi0487/fc/
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L2x1b2xhaWh1YTIwMTg_size_16_color_FFFFFF_t_70]: /images/20220829/f19bca5e08f64a64a7726ef7062bcbf3.png
[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L2x1b2xhaWh1YTIwMTg_size_16_color_FFFFFF_t_70 1]: /images/20220829/b2caf5e0a2f2459bbfef32a6369055ac.png
[20210731170422177.png]: /images/20220829/a53275edb71a4230864c85848d3109a3.png
[20210731170647711.png]: /images/20220829/c7c10be7d4fb40be9f6423076c00a147.png
[20210731180109980.png]: /images/20220829/38dbe667df1a4436978ef59e8aee91b6.png
[2021073118005452.png]: /images/20220829/0b33b696648849cbaa6df547cf0797cf.png