CUDA学习笔记07：SM + SP + Grid + Block + Thread 关系

分手后的思念是犯贱 2022-06-07 00:48 403阅读 0赞

# CUDA软硬件的区别和联系 #

唉，又一次讨论中了两个小时，于是我决定把NVIDIA的显卡的SM等等术语搞清楚。

首先我们要明确：SM（streaming multiprocessor）、SP（streaming Process）是硬件（GPU hardware）概念。而thread，block，grid，warp是软件上的（CUDA）概念。

## 从硬件看 ##

SP：**最基本的处理单元**，streaming processor，也称为**CUDA core**。最后具体的指令和任务都是在SP上处理的。GPU进行并行计算，也就是很多个SP同时做处理。其实市面上的说的几百核心的GPU值指的都是SP的数量

SM：多个SP加上其他的一些资源组成一个streaming multiprocessor。也叫GPU大核，其他资源如：warp scheduler，register，shared memory等。SM可以看做GPU的心脏（对比CPU核心），register和shared memory是SM的稀缺资源。CUDA将这些资源分配给所有驻留在SM中的threads。因此，这些有限的资源就使每个SM中active warps有非常严格的限制，也就限制了并行能力。

需要指出，每个SM包含的SP数量依据GPU架构而不同，Fermi架构GF100是32个，GF10X是48个，Kepler架构都是192个，Maxwell都是128个。相同架构的GPU包含的SM数量则根据GPU的中高低端来定。

下图给出Nvidia GTX980 的一个SM示意图，图中每个绿色框框表示一个SP。注意，在Maxwell架构中，Nvidia已经把**SM改叫SMM**。下图表示的仅仅是一个SMM，一个GPU可以有多个SM（比如16个），最终一个GPU可能包含有上千个SP。这么多核心“同时运行”，速度可想而知，这个引号只是想表明实际上，软件逻辑上是所有SP是并行的，但是物理上并不是所有SP都能同时执行计算，因为有些会处于挂起，就绪等其他状态，这有关GPU的线程调度，以后再写了。

![这里写图片描述][SouthEast]

## 从软件看 ##

thread，block，grid，warp是CUDA编程上的概念，以方便程序员软件设计，组织线程，同样的我们给出一个示意图来表示。

thread：一个CUDA的并行程序会被以许多个threads来执行。
    block：数个threads会被群组成一个block，同一个block中的threads可以同步，也可以通过shared memory通信。
    grid：多个blocks则会再构成grid。
    warp：GPU执行程序时的调度单位，目前cuda的warp的大小为32，同在一个warp的线程，以不同数据资源执行相同的指令,这就是所谓 SIMT。

![这里写图片描述][SouthEast 1]

block之内的线程通过共享存储器（Shared memory）和栅栏（barrier）实现块内通信，同一网格内的不同块之间存在不需要通信的粗粒度并行，而一个块内的线程之间又形成了允许通信的细粒度并行。这些就是CUDA的关键特性：线程按照粗粒度的线程块和细粒度的线程两个层次进行组织、在细粒度并行的层次通过共享存储器和栅栏同步实现通信，这就是CUDA的双层线程模型。

## 对应关系 ##

从软件上看，SM更像一个独立的CPU core。SM（Streaming Multiprocessors）是GPU架构中非常重要的部分，GPU硬件的并行性就是由SM决定的。以Fermi架构为例，其包含以下主要组成部分：

CUDA cores 也即SP
    Shared Memory/L1Cache 共享内存（共享内存和L1 Cache一起使用）
    Register File （寄存器）
    Load/Store Units （存取单元）
    Special Function Units （特殊函数单元，eg数学计算函数）
    Warp Scheduler （Warp调度器）

GPU中**每个SM都设计成支持数以百计的线程并行执行**，并且每个GPU都包含了很多的SM，所以GPU支持成百上千的线程并行执行。当一个kernel启动后，thread会被分配到这些SM中执行。大量的thread可能会被分配到不同的SM，同一个block中的threads必然在同一个SM中并行（SIMT）执行。每个thread拥有它自己的程序计数器和状态寄存器，并且用该线程自己的数据执行指令，这就是所谓的Single Instruction Multiple Thread。

一个SP可以执行一个thread，但是实际上并不是所有的thread能够在同一时刻执行。Nvidia把**32个threads组成一个warp**，warp是调度和运行的基本单元。warp中所有threads并行的执行相同的指令。一个warp需要占用一个SM运行，多个warps需要轮流进入SM。由**SM的硬件warp scheduler负责调度**。目前每个warp包含32个threads（**Nvidia保留修改数量的权利，程序员是透明的，无法修改**）。所以，一个GPU上resident thread最多只有 SM\*warp个。

## SIMT和SIMD ##

CUDA是一种典型的SIMT架构（单指令多线程架构），SIMT和SIMD（Single Instruction, Multiple Data）类似，SIMT应该算是SIMD的升级版，更灵活，但效率略低，SIMT是NVIDIA提出的GPU新概念。二者都通过将同样的指令广播给多个执行官单元来实现并行。一个主要的不同就是，SIMD要求所有的vector element在一个统一的同步组里同步的执行，而SIMT允许线程们在一个warp中独立的执行。SIMT有三个SIMD没有的主要特征：

每个thread拥有自己的instruction address counter
    每个thread拥有自己的状态寄存器
    每个thread可以有自己独立的执行路径

更细节的差异可以看[这篇博客][Link 1]。

前面已经说block是软件概念，一个block只会由一个sm调度，程序员在开发时，通过设定block的属性，\*\*“告诉”\*\*GPU硬件，我有多少个线程，线程怎么组织。而具体怎么调度由sm的warps scheduler负责，block一旦被分配好SM，该block就会一直驻留在该SM中，直到执行结束。一个SM可以同时拥有多个blocks，但需要序列执行。下图显示了软件硬件方面的术语对应关系：  
　　  
![这里写图片描述][SouthEast 2]

需要注意的是，大部分threads只是逻辑上并行，并不是所有的thread可以在物理上同时执行。例如，遇到**分支语句（if else，while，for等）时，各个thread的执行条件不一样必然产生分支执行，这就导致同一个block中的线程可能会有不同步调**。另外，并行thread之间的**共享数据会导致竞态**：多个线程请求同一个数据会导致未定义行为。CUDA提供了**cudaThreadSynchronize()**来同步同一个block的thread以保证在进行下一步处理之前，所有thread都到达某个时间点。  
　　  
同一个warp中的thread可以以任意顺序执行，active warps被sm资源限制。当一个warp空闲时，SM就可以调度驻留在该SM中另一个可用warp。在**并发的warp之间切换是没什么消耗的，因为硬件资源早就被分配到所有thread和block，所以该新调度的warp的状态已经存储在SM中了**。不同于CPU，CPU切换线程需要保存/读取线程上下文（register内容），这是非常耗时的，而GPU为每个threads提供物理register，无需保存/读取上下文。

## GPU的执行对应关系 ##

在执行时，GPU的任务分配单元（global block scheduler）将网格分配到GPU芯片上。启动CUDA 内核时，需要将网格信息从CPU传输到GPU。

任务分配单元根据这些信息将块分配到SM上。任务分配单元使用的是**轮询策略**：轮询查看SM是否还有足够的资源来执行新的块，如果有则给SM分配一个新的块，如果没有则查看下一个SM。

**决定能否分配的因素有：**每个块使用的共享存储器数量，每个块使用的寄存器数量，以及其它的一些限制条件。任务分配单元在SM的任务分配中保持平衡，但是程序员可以通过更改块内线程数，每个线程使用的寄存器数和共享存储器数来隐式的控制，从而保证SM之间的任务均衡。任务以这种方式划分能够使程序获得了可扩展性：由于每个子问题都能在任意一个SM上运行，CUDA程序在核心数量不同的处理器上都能正常运行，这样就隐藏了硬件差异。

对于程序员来说，他们需要将任务划分为互不相干的粗粒度子问题(最好是易并行计算)，再将每个子问题划分为能够使用线程处理的问题。同一线程块中的线程开始于相同的指令地址，理论上能够以不同的分支执行。但实际上，在块内的分支因为SM构架的原因被大大限制了。内核函数实质上是以块为单位执行的。同一线程块中的线程需要SM中的共享存储器共享数据，因此它们必须在同一个SM中发射。线程块中的每一个线程被发射到一个SP上。**任务分配单元可以为每个SM分配最多8个块。而SM中的线程调度单元又将分配到的块进行细分，将其中的线程组织成更小的结构，称为线程束（warp）**。在CUDA中，warp对程序员来说是透明的，它的大小可能会随着硬件的发展发生变化，在当前版本的CUDA中，每个warp是由32个线程组成的。SM中一条指令的延迟最小为4个指令周期。8个SP采用了发射一次指令，执行4次的流水线结构。所以由32个线程组成的Warp是CUDA程序执行的最小单位，在warp内是无须同步的。在一个SM中可能同时有来自不同块的warp。当一个块中的warp在进行访存或者同步等高延迟操作时，另一个块可以占用SM中的计算资源。这样，在SM内就实现了简单的乱序执行。**不同块之间的执行没有顺序，完全并行。**无论是在一次只能处理一个线程块的GPU上,还是在一次能处理数十乃至上百个线程块的GPU上，这一模型都能很好的适用。

目前，某一时刻只能有一个内核函数正在执行，但是在Fermi架构中，这一限制已被解除。如果在一个内核访问数据时，另一个内核能够进行计算，则可以有效的提高设备的利用率。

[SouthEast]: /images/20220607/d9a1ae4d86294c309ee96316cbe5baf5.png
[SouthEast 1]: /images/20220607/31addc2595bc4152975464c3f36345d7.png
[Link 1]: http://yosefk.com/blog/simd-simt-smt-parallelism-in-nvidia-gpus.html
[SouthEast 2]: /images/20220607/63b8a676a4004d65957ce53b11d30d54.png