调通DMA系统集成中遇到的问题

不念不忘少年蓝@ 2022-05-21 01:38 112阅读 0赞

先写出整个流程，一环一环来找问题所在：

整个流程：

1.用c语言cnn源码用HLS生成相应的IP core

2.在vivado中加入IP core，生成系统

3.生成比特流，放入SD卡，烧录入FPGA中

4.服务器编译对单片机的Bench程序，并用单片机运行

目前最有可能出现问题：

**一、HLS生成的IP core有问题：**

方法：

1.用HLS和骆工源码生成cnnL和simpleIO，放入系统实验是否出问题。

2.直接用骆工源码和FIFO实验是否出问题。

**实验步骤：**

1.用vivado搭建实验FIFO创建实验，整流程实验无误。

2.用骆工cnn IP替代FIFO IP

3.用cnnL IP替代FIFO IP

**实验过程：**

**1.vivado搭建FIFO系统，生成比特流。**

![70][]

运行成功

![70 1][]

这个结果表明fifo的IPcore正常工作

另外，如果用dmabench运行这个程序

![70 2][]

表示dmabench这个单片机的程序虽然不能调用fifo的IPcore，但是fifo的IPcore还是正常工作的。并且dmabench这个程序是正常的。

**2.在vivado上用骆工cnn替代fifo模块**

![70 3][]

运行失败

运行结果：用骆工的dmabench，

![70 4][]

用fifoBench

![70 5][]

这个结果说明对应的cnn的IP core根本没有工作，因为单片机没有实现对IP core的读和写。我们认为骆工给的IP core是没有问题的，所以我们从搭建系统之中找相应的问题。

**二、我们基本断定为系统搭建问题？？**先排除系统搭建问题，再来排除IPcore的问题。

**3.可能针对constant的位长有误，之前位宽为1，值为1，现在改为位宽4096，值为1，其他不变再试一下**

依然运行失败，错误与上个实验一模一样，这表示IP core根本没工作

![70 6][]

![70 7][]

**4.位宽为1，值为5，再试。**

![70 8][]

运行失败。

**5.更改rst的链接位置，**我们忽然发现两种rst管脚，一种是system产生的，只给system reset模块提供中断，另一种由system reset模块产生，给其他所有模块产生中断。我们两种都试一下。

cnn的rst有以下几种选择：

接常数0

接system产生的rst

接system reset产生的rst

**5.1我们可能需要cnn一直工作，所以我们将其接常数0试一下**

![70 9][]

运行失败

**5.2用cnn的rst接系统输出的rst**

连接到系统之后就好像要出问题了，因为警告了

![70 10][]

我们将连线去掉，重新进行auto connection

多了个rst\_rtl给了system reset模块。

![70 11][]

我们还用cnn的rst连到sys reset模块出的rst上，validate后没有warning与error，于是我们生成比特流。

![70 12][]

![70 13][]

![70 14][]

直接writing之后就没有反应，之前还有reading这个printf，难道加入中断不对导致了系统停止？并且点击回车之后，之前即使没有打出行也有反应，现在一点反应都没有。所以我们推断是rst加入不对。

5.3在此图基础上，我们继续把相应的换成FIFO，然后再试。

![70 15][]我们一直用的是AXI4-Stream Data FIFO

![70 16][]

![70 17][]

![70 18][]

实验失败，说明系统的搭建是有问题的，中断会一直中断。

6 processingsystem中管脚的问题，

去掉AXI中的GP0

重新搭系统连cnn

![70 19][]

这次生成了完全不一样的系统，与之前的系统不一样，只有一个interConnect

![70 20][]

![70 21][]

实验失败。

7.在processing system中axi中加入non secure enablement,使能GP0

![70 22][]

![70 23][]

![70 24][]

实验失败

8.骆工帮忙搭建系统cnnLuo，在与DMA相连的AXI上多使能了一个管脚，因为DMA是一个进一个出。（不知为什么看上去与之前的一样）

![70 25][]

![70 26][]

![70 27][]

终于成功！我们详细记录下正确的操作步骤。

见

# [FPGA实践教程：在Xilinx zynq上运行LeNet（三）系统搭建与烧录][FPGA_Xilinx zynq_LeNet] #

[70]: /images/20220521/ccdef877e4c34aa19624be788bf57926.png
[70 1]: /images/20220521/4fedae6531214f3eb5802447ef03561b.png
[70 2]: /images/20220521/b525f1f132ba4ff2908db46a4bf2ee4c.png
[70 3]: /images/20220521/bdb7359ac9a94f8095bb91a37c780e94.png
[70 4]: /images/20220521/ad97c816c71a4bdd9d1b83a3cc490e25.png
[70 5]: /images/20220521/2118f94dfa80489da36e83b51374fcb1.png
[70 6]: /images/20220521/876ac84489ab441a880f1c939f3c3076.png
[70 7]: /images/20220521/db56714540174fd996bd116d63b52551.png
[70 8]: /images/20220521/139254ac4ead4ae3a68fe5087c80bb72.png
[70 9]: /images/20220521/52ad13bf978442b79a38337d86b2c24e.png
[70 10]: /images/20220521/e2d504e9bf704c85a75fff756dfa6c61.png
[70 11]: /images/20220521/1968d4f27bed4ee4802baf5ce5ce2927.png
[70 12]: /images/20220521/7f07afea92dc48bea05438bc3ba03243.png
[70 13]: /images/20220521/1917f87762d34a9bbec6a6231f381e62.png
[70 14]: /images/20220521/c75ee54023ef42b480deb5e2349fd65d.png
[70 15]: /images/20220521/f30c7646dfca4b7ab1bde8c570407c53.png
[70 16]: /images/20220521/ecc231e56dca425c915fb9dcd27a81e7.png
[70 17]: /images/20220521/e9e0821b688b4d8d9a3f4b206e2fef5e.png
[70 18]: /images/20220521/b552d6838bb74c4da406222933b664fe.png
[70 19]: /images/20220521/178c6a3215204eb5934d8183fdb4a7af.png
[70 20]: /images/20220521/2b23e3c6713447c39ad8919ad234ff0f.png
[70 21]: /images/20220521/0762559b79b44ce993c2fbbfb9b95db6.png
[70 22]: /images/20220521/2a5ea0439d0d45f487be6b8d5b6e5e4f.png
[70 23]: /images/20220521/d579f38e2cb24cc38294103b79fbc5b3.png
[70 24]: /images/20220521/22b8cf4d72aa4b19be86799eadf52dcf.png
[70 25]: /images/20220521/6cfbc835731d405c8cca4a1c8abd4cb4.png
[70 26]: /images/20220521/63f5bff078d547dcb00f4c659b7a931e.png
[70 27]: /images/20220521/94930c8f89ee4528bbe70659d06af15d.png
[FPGA_Xilinx zynq_LeNet]: https://blog.csdn.net/weixin_36474809/article/details/80840448