发表评论取消回复
相关阅读
相关 CY7C68013与FPGA接口的Verilog HDL实现
CY7C68013与FPGA接口的Verilog HDL实现 CY7C68013是一款功能强大的USB通信芯片,常用于嵌入式系统中与外部设备进行USB通信。FPGA(Fiel
相关 ZYNQ之FPGA学习----Verilog HDL语法(2)
5 Verilog 高级知识点(二) 5.1 Verilog 语句块 Verilog 语句块提供了将两条或更多条语句组成语法结构上相当于一条一句的机制。主要包括两种
相关 ZYNQ之FPGA学习----Verilog HDL语法(1)
1 Verilog 概述 Verilog HDL(Hardware Description Language)是在用途最广泛的 C 语言的基础上发展起来的一种`硬件描述语
相关 Source Insight
Source Insight 1 介绍 特色 2 页面布局 3 快捷键 4 配置文件 参考 1 介绍 Source In
相关 利用Verilog HDL实现万年历
利用Verilog HDL实现万年历 -------------------- by:limanjihe 1. 功能要求: 能够显示年月日,星期,时分秒,并且实
相关 Source Insight添加makefile、kconfig、*.S文件支持
如何添加makefile: 打开Source Insight,在新建工程之前,进入 Options -> Document Options-> 点击Docu
相关 source insight4.0支持中文字体
问题:之前使用的source insight3.5,也是可以支持中文的,只是在编辑中文注释时是可以正常显示,但是如果查看是由在Ubuntu中使用的中文编辑的中文注释时,却是乱码
相关 深入浅出FPGA-2-让source insight 支持verilog HDL
引言 工欲善其事,必先利其器。最近用verilog在FPGA上做一个简易的计算器,整个工程由6个模块组成,之前写的代码都是很小的,模块也很少,一般就一两个,没感觉出别扭。但是
相关 source insight 支持lua /ruby
CLF 下载地址: [https://www.sourceinsight.com/download/custom-languages/][https_www.sourcein
还没有评论,来说两句吧...