(原創) 如何在Nios II對Flash進行讀寫? (SOC) (Nios II) (DE2) (DE2-70)

谁借莪１个温暖的怀抱￠ 2022-03-29 04:42 115阅读 0赞

**Abstract**  
在DE2版子上，除了8MB的SDRAM最大外，排名第2的就是4MB的Flash，本文討論如何在Nios II對Flash進行讀寫。

**Introduction  
使用環境：Quartus II 8.0 + Nios II EDS 8.0 +** **DE2(Cyclone II EP2C35F627C6) or DE2-70 (Cyclone II EP2C70F896C6N)**

我曾經在[(原創) 如何在Nios II使用Zip File System? (IC Design) (Nios II) (DE2)][_Nios II_Zip File System_ _IC Design_ _Nios II_ _DE2]與[(原創) 如何讓Nios II一Power On就執行? (SOC) (Nios II) (SOPC Builder) (DE2) (DE2-70)][_Nios II_Power On_ _SOC_ _Nios II_ _SOPC Builder_ _DE2_ _DE2-70]討論對flash的使用，不過那只能算是『應用』，並未真的用HAL去存取過flash，剛好網友**成電王超**提到用HAL讀寫flash的問題，我就順手測試了一下。

**以DE2\_NIOS\_Lite 1.2為範本**  
我使用[(原創) DE2\_NIOS\_Lite 1.2 (SOC) (Nios II) (SOPC Builder) (DE2)][DE2_NIOS_Lite 1.2 _SOC_ _Nios II_ _SOPC Builder_ _DE2]為範本測試flash，這個SOPC已經將flash ip掛好，所以我們可以將重點放在HAL部分，不過考量有些人是自己建立SOPC系統，還是討論一下SOPC部分。

**SOPC Builder部分  
Step 1：  
掛上Tristate Bridge與Flash Memory(CFI)**

![flash\_de2\_00][flash_de2_00]

**Step 2：  
設定Flash Parameter & Timing**

![flash\_de2\_01][flash_de2_01]

![flash\_de2\_02][flash_de2_02]

**Top Module部分**

**DE2\_NIOS\_Lite.v / Verilog**

1  /\*    
   2  (C) OOMusou 2008  http://oomusou.cnblogs.com   
   3    
   4  Filename    : DE2\_NIOS\_Lite.v  
   5  Compiler    : Quartus II 8.0 + ModelSim-Altera 6.1g  
   6  Description : DE2\_NIOS lite version 1.2  
   7  Release     : 08/08/2008 1.0  
   8  \*/   
   9    
 10  module  DE2\_NIOS\_Lite (  
 11     input          CLOCK\_50,      //  On Board 50 MHz   
 12     input   \[ 3 : 0 \]  KEY,           //  Pushbutton\[3:0\]   
 13     input   \[ 17 : 0 \] SW,            //  Toggle Switch\[17:0\]   
 14     output  \[ 8 : 0 \]  LEDG,          //  LED Green\[8:0\]   
 15     output  \[ 17 : 0 \] LEDR,          //  LED Red\[17:0\]   
 16     output  \[ 6 : 0 \]  HEX0,          //  Seven Segment Digit 0   
 17     output  \[ 6 : 0 \]  HEX1,          //  Seven Segment Digit 1   
 18     output  \[ 6 : 0 \]  HEX2,          //  Seven Segment Digit 2   
 19     output  \[ 6 : 0 \]  HEX3,          //  Seven Segment Digit 3   
 20     output  \[ 6 : 0 \]  HEX4,          //  Seven Segment Digit 4   
 21     output  \[ 6 : 0 \]  HEX5,          //  Seven Segment Digit 5   
 22     output  \[ 6 : 0 \]  HEX6,          //  Seven Segment Digit 6   
 23     output  \[ 6 : 0 \]  HEX7,          //  Seven Segment Digit 7   
 24     inout   \[ 15 : 0 \] DRAM\_DQ,       //  SDRAM Data bus 16 Bits   
 25     output  \[ 11 : 0 \] DRAM\_ADDR,     //  SDRAM Address bus 12 Bits   
 26     output         DRAM\_LDQM,     //  SDRAM Low-byte Data Mask    
 27     output         DRAM\_UDQM,     //  SDRAM High-byte Data Mask   
 28     output         DRAM\_WE\_N,     //  SDRAM Write Enable   
 29     output         DRAM\_CAS\_N,    //  SDRAM Column Address Strobe   
 30     output         DRAM\_RAS\_N,    //  SDRAM Row Address Strobe   
 31     output         DRAM\_CS\_N,     //  SDRAM Chip Select   
 32     output         DRAM\_BA\_0,     //  SDRAM Bank Address 0   
 33     output         DRAM\_BA\_1,     //  SDRAM Bank Address 0   
 34     output         DRAM\_CLK,      //  SDRAM Clock   
 35     output         DRAM\_CKE,      //  SDRAM Clock Enable   
 36     inout   \[ 7 : 0 \]  FL\_DQ,         //  FLASH Data bus 8 Bits   
 37     output  \[ 21 : 0 \] FL\_ADDR,       //  FLASH Address bus 22 Bits   
 38     output         FL\_WE\_N,       //  FLASH Write Enable   
 39     output         FL\_RST\_N,      //  FLASH Reset   
 40     output         FL\_OE\_N,       //  FLASH Output Enable   
 41     output         FL\_CE\_N,       //  FLASH Chip Enable   
 42     inout   \[ 15 : 0 \] SRAM\_DQ,       //  SRAM Data bus 16 Bits   
 43     output  \[ 17 : 0 \] SRAM\_ADDR,     //  SRAM Address bus 18 Bits   
 44     output         SRAM\_UB\_N,     //  SRAM Low-byte Data Mask    
 45     output         SRAM\_LB\_N,     //  SRAM High-byte Data Mask    
 46     output         SRAM\_WE\_N,     //  SRAM Write Enable   
 47     output         SRAM\_CE\_N,     //  SRAM Chip Enable   
 48     output         SRAM\_OE\_N      //  SRAM Output Enable   
 49  );  
 50    
 51  wire  CPU\_CLK;  
 52  wire  CPU\_RESET;  
 53    
 54  assign  FL\_RST\_N  =   1 ' b1;   
 55    
 56  Reset\_Delay u0 (  
 57    .iRST(KEY\[ 0 \]),  
 58    .iCLK(CLOCK\_50),  
 59    .oRESET(CPU\_RESET)  
 60  );  
 61    
 62  SDRAM\_PLL u1 (  
 63    .inclk0(CLOCK\_50),  
 64    .c0(DRAM\_CLK),  
 65    .c1(CPU\_CLK)  
 66  );  
 67    
 68  nios\_ii u2 (  
 69    .clk(CPU\_CLK),  
 70    .clk\_50(CLOCK\_50),  
 71    .reset\_n(CPU\_RESET),  
 72     //  KEY   
 73    .in\_port\_to\_the\_key\_pio(KEY),  
 74     //  SW   
 75    .in\_port\_to\_the\_sw\_pio(SW),  
 76     //  LEDG   
 77    .out\_port\_from\_the\_ledg\_pio(LEDG),  
 78     //  LEDR   
 79    .out\_port\_from\_the\_ledr\_pio(LEDR),  
 80     //  SEG7   
 81    .oSEG0\_from\_the\_seg7(HEX0),  
 82    .oSEG1\_from\_the\_seg7(HEX1),  
 83    .oSEG2\_from\_the\_seg7(HEX2),  
 84    .oSEG3\_from\_the\_seg7(HEX3),  
 85    .oSEG4\_from\_the\_seg7(HEX4),  
 86    .oSEG5\_from\_the\_seg7(HEX5),  
 87    .oSEG6\_from\_the\_seg7(HEX6),  
 88    .oSEG7\_from\_the\_seg7(HEX7),  
 89     //  SDRAM   
 90    .zs\_addr\_from\_the\_sdram(DRAM\_ADDR),  
 91    .zs\_ba\_from\_the\_sdram(\{DRAM\_BA\_1,DRAM\_BA\_0\}),  
 92    .zs\_cas\_n\_from\_the\_sdram(DRAM\_CAS\_N),  
 93    .zs\_cke\_from\_the\_sdram(DRAM\_CKE),  
 94    .zs\_cs\_n\_from\_the\_sdram(DRAM\_CS\_N),  
 95    .zs\_dq\_to\_and\_from\_the\_sdram(DRAM\_DQ),  
 96    .zs\_dqm\_from\_the\_sdram(\{DRAM\_UDQM,DRAM\_LDQM\}),  
 97    .zs\_ras\_n\_from\_the\_sdram(DRAM\_RAS\_N),  
 98    .zs\_we\_n\_from\_the\_sdram(DRAM\_WE\_N),  
 99     //  SRAM   
 100    .SRAM\_ADDR\_from\_the\_sram(SRAM\_ADDR),  
 101    .SRAM\_CE\_N\_from\_the\_sram(SRAM\_CE\_N),  
 102    .SRAM\_DQ\_to\_and\_from\_the\_sram(SRAM\_DQ),  
 103    .SRAM\_LB\_N\_from\_the\_sram(SRAM\_LB\_N),  
 104    .SRAM\_OE\_N\_from\_the\_sram(SRAM\_OE\_N),  
 105    .SRAM\_UB\_N\_from\_the\_sram(SRAM\_UB\_N),  
 106    .SRAM\_WE\_N\_from\_the\_sram(SRAM\_WE\_N),  
 107     //  FLASH   
 108    .address\_to\_the\_cfi\_flash(FL\_ADDR),  
 109    .data\_to\_and\_from\_the\_cfi\_flash(FL\_DQ),  
 110    .read\_n\_to\_the\_cfi\_flash(FL\_OE\_N),  
 111    .select\_n\_to\_the\_cfi\_flash(FL\_CE\_N),  
 112    .write\_n\_to\_the\_cfi\_flash(FL\_WE\_N)  
 113  );  
 114    
 115  endmodule

107行

//  FLASH   
 .address\_to\_the\_cfi\_flash(FL\_ADDR),  
.data\_to\_and\_from\_the\_cfi\_flash(FL\_DQ),  
.read\_n\_to\_the\_cfi\_flash(FL\_OE\_N),  
.select\_n\_to\_the\_cfi\_flash(FL\_CE\_N),  
.write\_n\_to\_the\_cfi\_flash(FL\_WE\_N)

連接SOPC關於flash部分的接腳。

54行

assign  FL\_RST\_N  =   1 ' b1;

這是大家常忽略的，記得將FL\_RST\_N設為1'b1。

**使用HAL對Flash做讀寫**

**hello\_world.c / C**

1  /\*    
 2  (C) OOMusou 2008  http://oomusou.cnblogs.com   
 3    
 4  Filename    : hello\_world.c  
 5  Compiler    : Nios II EDS 8.0 / ANSI C  
 6  Description : Demo how to read / write CFI-Flash  
 7  Release     : 10/19/2008 1.0  
 8  \*/   
 9    
 10  \#include  < stdio.h >   
 11  \#include  " system.h "          //  CFI\_FLASH\_NAME   
 12  \#include  " sys/alt\_flash.h "   //  flash HAL   
 13    
 14  int  main() \{  
 15    alt\_flash\_fd  \* fd;  
 16     int  i, j, return\_code;  
 17    i  =   10 ;  
 18    j  =   9 ;  
 19     
 20     //  open flash   
 21    fd  =  alt\_flash\_open\_dev(CFI\_FLASH\_NAME);  
 22     
 23     if  ( ! fd) \{  
 24      printf( " alt\_flash\_open\_dev error\\n " );  
 25       return   \- 1 ;  
 26    \}  
 27     
 28     //  write flash   
 29    return\_code  =  alt\_write\_flash(fd,  0 ,  & i,  sizeof ( int ));  
 30     if  (return\_code) \{  
 31      printf( " alt\_write\_flash error\\n " );  
 32       return   \- 1 ;  
 33    \}  
 34     
 35     //  read flash     
 36    return\_code  =  alt\_read\_flash(fd,  0 ,  & j,  sizeof ( int ));  
 37     if  (return\_code) \{  
 38      printf( " alt\_read\_flash error\\n " );  
 39       return   \- 1 ;  
 40    \}  
 41     
 42     //  compare input & output   
 43     if  (i  ==  j)  
 44      printf( " i=%d, j=%d, flash read / write OK\\n " , i, j);  
 45     else   
 46      printf( " i=%d, j=%d, flash read / write error\\n " , i, j);  
 47     
 48     //  close flash     
 49    alt\_flash\_close\_dev(fd);     
 50     
 51     return   0 ;  
 52  \}  
 53

**執行結果**

![flash\_de2\_03][flash_de2_03]

11行

\#include  " system.h "          //  CFI\_FLASH\_NAME   
 \#include  " sys/alt\_flash.h "   //  flash HAL

system.h記載著SOPC周邊的資訊，sys/alt\_flash.h則記載著存取flash的HAL。

20行

//  open flash   
 fd  =  alt\_flash\_open\_dev(CFI\_FLASH\_NAME);

開啟flash。

28行

//  write flash   
 return\_code  =  alt\_write\_flash(fd,  0 ,  & i,  sizeof ( int ));

將變數i寫入flash。

35行

//  read flash     
 return\_code  =  alt\_read\_flash(fd,  0 ,  & j,  sizeof ( int ));

從flash讀出資料到變數j。

42行

//  compare input & output   
 if  (i  ==  j)  
  printf( " i=%d, j=%d, flash read / write OK\\n " , i, j);  
 else   
  printf( " i=%d, j=%d, flash read / write error\\n " , i, j);

比較i與j的值是否相等，若相等表示read/write正常。

48行

//  close flash     
 alt\_flash\_close\_dev(fd);

關閉flash。

**完整程式碼下載**  
[DE2\_NIOS\_Lite\_12\_flash.7z][DE2_NIOS_Lite_12_flash.7z] (for DE2)  
[DE2\_70\_NIOS\_10\_flash.7z][DE2_70_NIOS_10_flash.7z] (for DE2-70)

**Conclusion**  
事實上Altera還提供了其他對flash存取的HAL，以Quartus II 8.0而言，位於C:\\altera\\80\\nios2eds\\components\\altera\_hal\\HAL\\inc\\sys\\alt\_flash.h，讀者可自行參考。

DE2-70與DE2類似，就不另外討論，只有SOPC Builder的Flash paramters & timing不太一樣，只提供source code供讀者研究。

**See Also**  
[(原創) 如何在Nios II使用Zip File System? (IC Design) (Nios II) (DE2)][_Nios II_Zip File System_ _IC Design_ _Nios II_ _DE2]  
[(原創) 如何讓Nios II一Power On就執行? (SOC) (Nios II) (SOPC Builder) (DE2) (DE2-70)][_Nios II_Power On_ _SOC_ _Nios II_ _SOPC Builder_ _DE2_ _DE2-70]  
[(原創) 如何解決No CFI table found at address的錯誤訊息? (SOC) (Nios II) (DE2)][_No CFI table found at address_ _SOC_ _Nios II_ _DE2]

**Reference**  
徐光輝 等著 2006，基於FPGA的嵌入式開發與應用，電子工業出版社

[_Nios II_Zip File System_ _IC Design_ _Nios II_ _DE2]: http://www.cnblogs.com/oomusou/archive/2008/02/24/1079656.html
[_Nios II_Power On_ _SOC_ _Nios II_ _SOPC Builder_ _DE2_ _DE2-70]: http://www.cnblogs.com/oomusou/archive/2008/08/18/nios_epcs_boot.html
[DE2_NIOS_Lite 1.2 _SOC_ _Nios II_ _SOPC Builder_ _DE2]: http://www.cnblogs.com/oomusou/archive/2008/10/19/de2_nios_lite12.html
[flash_de2_00]: /images/20220329/bc1f0d0e36b04908872e5d70318ca48f.png
[flash_de2_01]: /images/20220329/333bc1d52d7841e594d4d2f4851f456a.png
[flash_de2_02]: /images/20220329/cb79a12227fe463c8c8c0d45ab197d58.png
[flash_de2_03]: /images/20220329/3babfd1a83f74a84a22979c269a6ccfe.png
[DE2_NIOS_Lite_12_flash.7z]: http://www.blogjava.net/Files/oomusou/DE2_NIOS_Lite_12_flash.7z
[DE2_70_NIOS_10_flash.7z]: http://www.blogjava.net/Files/oomusou/DE2_70_NIOS_10_flash.7z
[_No CFI table found at address_ _SOC_ _Nios II_ _DE2]: http://www.cnblogs.com/oomusou/archive/2008/08/05/de2_flash_error.html