计算器组成原理-1

ゝ一世哀愁。 2022-02-18 15:17 163阅读 0赞

组成：运算器和控制器（cpu内），存储器，输入，输出  
指令含操作码和地址码，地址码可有多个，如把A处数据移到B处  
运算器：ALU（算术逻辑单元，用于进行算术逻辑运算），最少三寄存器（ACC累积器，MQ乘商寄存器，X操作数寄存器）  
控制器：PC（程序计数器，可自动加1形成下一条指令地址），IR（指令寄存器），CU（控制单元，用于解释指令和发出命令来执行指令），计算机在控制器指挥下工作  
存储器：主存储器：MDR（数据），MAR（地址），存储体，还有辅存（外存）  
MDR和MAR功能上是主存的一部分，但是是在cpu内部，通过数据总线和地址总线与主存交互  
单条指令操作：取指，分析，执行  
举例：ax（乘法）  
取数指令，取x：PC-MAR，MDR-IR，OP(IR)-CU，CU发现为取数指令，CU送至MAR并命令存储器进行读操作，Ad(IR)-MAR,MDR-ACC，PC加1  
乘法指令：CU发现为乘法指令，Ad(IR)-MAR,MDR-MQ，a放入MQ后，CU向运算器发出乘法命令，ax结果放入ACC，PC加1  
机器字长：cpu一次能处理数据的位数，和寄存器位数相关，如字长短，运算的数据位数多，多次运算。

总线：连接部件的信息传输线，某时刻，只能一个发，可多个接  
存储总线：连接cpu和主存，输入/输出总线：cpu和IO  
数据总线  
地址总线：只能CPU单向输出，指明需访问的主存地址或IO设备地址  
控制总线：多个部件挂在数据和地址总线上，各部件如何在不同时刻占用总线，传输控制信号，可cpu发出，也可外设发出  
控制信号：时钟（用于同步各种操作），复位（初始化所有部件），总线请求( 某部件需获得总线使用权)，总线允许（cpu说ok），中断请求（某部件提出中断请求），中断响应（中断请求已被接收），存储器读写（cpu发出），IO读写（cpu发出）  
总线宽度(根数)，总线带宽（数据传输速率，频率乘宽度），总线（多路）复用：比如分时传地址和数据

RAM（随机，可读写，主存多采用） ROM（只读，主存也可部分采用，比如固化操作系统，存放常数）

查询-中断-DMA-通道  
DMA：直接内存访问，设备和主存有数据通道，如磁盘，访问一个块的数据不需要反复中断（反复cpu介入），当一个块读写完后再中断（cpu介入）  
通道：特殊的处理机（cpu），执行通道程序，如读取多个不相邻块  
IO接口和设备控制器：这两个功能基本重叠，如果要分开来说，设备控制器通过IO接口（连接电路）和主机相连

指令周期：取指 间址（可能不存在，若指令的地址码不是操作数的地址，需要根据地址码再次访存获取操作数的地址） 执行（上述的分析也在这里） 中断 （有中断才有此周期）  
取指周期数据流：  
![在这里插入图片描述][watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L2tvYmV4emY_size_16_color_FFFFFF_t_70]

上图中，3为CU向控制总线发出读命令，6（上面的5写错了）为CU控制PC加1  
指令流水线：比如执行的时候下一条指令就可以取指了  
中断请求（标记）触发器：INTR，可实现为寄存器放于cpu内，每一bit代表某中断源是否有发出中断请求（或某中断线有中断请求），当然INTR也可以分散到各中断源内  
中断判优：中断周期发现有多中断源发出中断请求，决定响应哪个，硬件排队或软件排队实现。  
寻址中断处理程序的入口地址：硬件向量法（速度快，普遍采用），软件查询法  
允许中断触发器：EINT，代表某中断是否被屏蔽，只有EINT=1且INTR=1才可以响应中断

指令周期 机器周期（基准，访存时间，可大致认为取指周期长度） 时钟周期（CPU主频即时钟信号频率，基本上控制每个微操作产生），访存也有多个微操作

[watermark_type_ZmFuZ3poZW5naGVpdGk_shadow_10_text_aHR0cHM6Ly9ibG9nLmNzZG4ubmV0L2tvYmV4emY_size_16_color_FFFFFF_t_70]: /images/20220218/e6f0bc577f72444cb82ac48902b0f5aa.png