《PADS 9.5电路设计与仿真从入门到精通》——1.2　PCB设计的基础

爱被打了一巴掌 2021-09-19 14:20 710阅读 0赞

本节书摘来自异步社区《PADS 9.5电路设计与仿真从入门到精通》一书中的第1章，第1.2节，作者：耿立明 , 闫聪聪著，更多章节内容可以访问云栖社区“异步社区”公众号查看

### 1.2　PCB设计的基础 ###

PADS 9.5电路设计与仿真从入门到精通  
**1.2.1　PCB设计的一般原则**  
1．印制电路板的设计  
设计印制电路板首先从确定板的尺寸大小开始，印制电路板的尺寸因受机箱外壳大小限制，以能恰好安放入外壳内为宜，其次，应考虑印制电路板与外接元器件（主要是电位器、插口或另外印制电路板）的连接方式。印制电路板与外接元件一般是通过塑料导线或金属隔离线进行连接。但有时也设计成插座形式。即：在设备内安装一个插入式印制电路板要留出充当插口的接触位置。对于安装在印制电路板上的较大的元件，要加金属附件固定，以提高耐振、耐冲击性能。

2．布线图设计的基本方法  
设计布线图时首先需要对所选用元件器及各种插座的规格、尺寸、面积等有完全的了解；对各部件的位置安排作合理的、仔细的考虑，主要是从电磁场兼容性、抗干扰的角度、走线短、交叉少、电源、地的路径及去耦等方面考虑。各部件位置定出后，就是各部件的连线，按照电路图连接有关引脚，完成的方法有多种，印制电路图的设计有计算机辅助设计与手工设计方法两种。

最原始的是手工排列布图。过程较麻烦，往往要反复几次，才能最后完成，这在没有其他绘图设备时可以选择，这种手工排列布图方法对刚学习印制板图设计者来说是很有帮助的。计算机辅助制图，现在有多种绘图软件，功能各异，但总的说来，绘制、修改较方便，并且可以存盘储存和打印。

接着，确定印制电路板所需的尺寸，并按原理图，将各个元器件位置初步确定下来，然后经过不断调整使布局更加合理，印制电路板中各元件之间的接线安排方式如下：

（1）印刷电路中不允许有交叉电路，对于可能交叉的线条，可以用“钻”、“绕”两种办法解决。即让某引线从别的电阻、电容、三极管脚下的空隙处“钻”过去，或从可能交叉的某条引线的一端“绕”过去，在特殊情况下如果电路很复杂，为简化设计也允许用导线跨接，解决交叉电路问题。

（2）电阻、二极管、管状电容器等元件有“立式”和“卧式”两种安装方式。立式指的是元件体垂直于电路板安装、焊接，其优点是节省空间；卧式指的是元件体平行并紧贴于电路板安装、焊接，其优点是元件安装的机械强度较好。这两种不同的安装元件，印制电路板上的元件孔距是不一样的。

（3）同一级电路的接地点应尽量靠近，并且本级电路的电源滤波电容也应接在该级接地点上。特别是本级晶体管基极、发射极的接地点不能离得太远，否则因两个接地点间的铜箔太长会引起干扰与自激，采用这样“一点接地法”的电路，工作较稳定，不易自激。

（4）总地线必须严格按高频－中频－低频一级级地按弱电到强电的顺序排列原则，切不可随便翻来覆去乱接，级与级间宁可接线长点，也要遵守这一规定。特别是变频头、再生头、调频头的接地线安排要求更为严格，如有不当就会产生自激以致无法工作。调频头等高频电路常采用大面积包围式地线，以保证有良好的屏蔽效果。

（5）强电流引线（公共地线，功放电源引线等）应尽可能宽些，以降低布线电阻及其电压降，可减小寄生耦合而产生的自激。

（6）阻抗高的走线尽量短，阻抗低的走线可长一些，因为阻抗高的走线容易发笛和吸收信号，引起电路不稳定。电源线、地线、无反馈元件的基极走线、发射极引线等均属低阻抗走线，射极跟随器的基极走线、收录机两个声道的地线必须分开，各自成一路，一直到功效末端再合起来，如两路地线连来连去，极易产生串音，使分离度下降。

**1.2.2　PCB设计的基本步骤**  
为了让用户对电路设计过程有一个整体的认识和理解，下面介绍一下PCB电路板设计的总体设计流程。

通常情况下，从接到设计要求书到最终制作出PCB电路板，主要经历以下几个步骤。

（1）案例分析

这个步骤严格来说并不是PCB电路板设计的内容，但对后面的PCB电路板设计又是必不可少的。案例分析的主要任务是来决定如何设计原理图电路，同时也影响到PCB电路板如何规划。

（2）绘制原理图元器件

PADS Logic 9.5虽然提供了丰富的原理图元器件库，但不可能包括所有元器件，必要时需动手设计原理图元器件，建立自己的元器件库。

（3）绘制电路原理图

找到所有需要的原理图元器件后，就可以开始绘制原理图了。根据电路复杂程度决定是否需要使用层次原理图。完成原理图后，用ERC（电气规则检查）工具查错，找到出错原因并修改原理图电路，重新查错到没有原则性错误为止。

（4）绘制元器件封装

与原理图元器件库一样，PCB也不可能提供所有元器件的封装。需要自行设计并建立新的元器件封装库。

（5）电路仿真

在完成设计电路原理图之后，对电路设计结果并不十分确定，因此需要通过电路仿真来验证。还可以用于确定电路中某些重要元器件的参数。

（6）设计PCB电路板

确认原理图没有错误之后，开始PCB板的绘制。首先绘出PCB板的轮廓，确定工艺要求（使用几层板等），然后将原理图传输到PCB板中，在网络报表（简单介绍来历功能）、设计规则和原理图的引导下布局和布线。

（7）生成PCB并打印

设计了PCB后，还需要生成PCB的有关报表，并打印PCB图。

（8）生成计算机辅助制造文件

此过程是电路设计时另一个关键环节，它将决定该产品的实用性能，需要考虑的因素很多，不同的电路有不同要求。

（9）文档整理

对原理图、PCB图及元器件清单等文件予以保存，以便日后维护、修改。

**1.2.3　PCB设计的基本要求**  
众所周知做PCB板就是把设计好的电路原理图变成一块实实在在的PCB电路板，请别小看这一过程，有很多原理上行得通的东西在工程中却难以实现，或是别人能实现的东西另一些人却实现不了，因此说做一块PCB板不难，但要做好一块PCB板却不是一件容易的事情。

微电子领域的两大难点在于高频信号和微弱信号的处理，在这方面PCB制作水平就显得尤其重要，同样的原理设计，同样的元器件，不同的人制作出来的PCB就具有不同的结果，那么如何才能做出一块好的PCB板呢?根据我以往的经验，想就以下几方面谈谈自己的看法。

1．要明确设计目标  
接受到一个设计任务，首先要明确其设计目标，是普通的PCB板、高频PCB板、小信号处理PCB板还是既有高频率又有小信号处理的PCB板，如果是普通的PCB板，只要做到布局布线合理整齐，机械尺寸准确无误即可，如有中负载线和长线，就要采用一定的手段进行处理，减轻负载，长线要加强驱动，重点是防止长线反射。当板上有超过40MHz的信号线时，就要对这些信号线进行特殊的考虑，比如线间串扰等问题。如果频率更高一些，对布线的长度就有更严格的限制，根据分布参数的网络理论，高速电路与其连线间的相互作用是决定性因素，在系统设计时不能忽略。随着传输速度的提高，在信号线上的反对将会相应增加，相邻信号线间的串扰将成正比增加，通常高速电路的功耗和热耗散也都很大，在做高速PCB时应引起足够的重视。

当板上有毫伏级甚至微伏级的微弱信号时，对这些信号线就需要特别的关照，小信号由于太微弱，非常容易受到其它强信号的干扰，屏蔽措施常常是必要的，否则将大大降低信噪比。以致于有用信号被噪声淹没，不能有效地提取出来。

对电路板的调测也要在设计阶段加以考虑，测试点的物理位置，测试点的隔离等因素不可忽略，因为有些小信号和高频信号是不能直接把探头加上去进行测量的。

此外还要考虑其他一些相关因素，如电路板层数，采用元器件的封装外形，电路板的机械强度等。在做PCB电路板前，要做出对该设计的设计目标心中有数。

2．了解所用元器件的功能对布局布线的要求  
我们知道，有些特殊元器件在布局布线时有特殊的要求，比如LOTI和APH所用的模拟信号放大器，模拟信号放大器对电源要求要平稳、纹波小。模拟小信号部分要尽量远离功率器件。在OTI板上，小信号放大部分还专门加有屏蔽罩，把杂散的电磁干扰给屏蔽掉。NTOI板上用的GLINK芯片采用的是ECL工艺，功耗大发热厉害，对散热问题必须在布局时就进行特殊考虑，若采用自然散热，就要把GLINK芯片放在空气流通比较顺畅的地方，而且散出来的热量还不能对其它芯片构成大的影响。如果电路板上装有喇叭或其他大功率的器件，有可能对电源造成严重的污染这一点也应引起足够的重视。

3．元器件布局的考虑  
元器件的布局首先要考虑的一个因素就是电性能，把连线关系密切的元器件尽量放在一起，尤其对一些高速线，布局时就要使它尽可能地短，功率信号和小信号器件要分开。在满足电路性能的前提下，还要考虑元器件摆放整齐、美观，便于测试，电路板的机械尺寸，插座的位置等也需认真考虑。

高速系统中的接地和互连线上的传输延迟时间也是在系统设计时首先要考虑的因素。信号线上的传输时间对总的系统速度影响很大，特别是对高速的ECL电路，虽然集成电路块本身速度很高，但由于在底板上用普通的互连线（每30cm线长约有2ns的延迟量）带来延迟时间的增加，可使系统速度大为降低。像移位寄存器、同步计数器这种同步工作部件最好放在同一块插件板上，因为到不同插件板上的时钟信号的传输延迟时间不相等，可能使移位寄存器产主错误，若不能放在一块板上，则在同步是关键的地方，从公共时钟源连到各插件板的时钟线的长度必须相等。

4．对布线的考虑  
随着OTNI和星形光纤网的设计完成，以后会有更多的100MHz以上的具有高速信号线的电路板需要设计，这里将介绍高速线的一些基本概念。

（1）传输线

印制电路板上的任何一条“长”的信号通路都可以视为一种传输线。如果该线的传输延迟时间比信号上升时间短得多，那么信号上升期间所产主的反射都将被淹没。不再呈现过冲、反冲和振铃，对现在大多数的MOS电路来说，由于上升时间对线传输延迟时间之比大得多，所以走线可长以米计而无信号失真。而对于速度较快的逻辑电路，特别是超高速ECL集成电路来说，由于边沿速度的增快，若无其它措施，走线的长度必须大大缩短，以保持信号的完整性。

有两种方法能使高速电路在相对长的线上工作而无严重的波形失真，TTL对快速下降边沿采用肖特基二极管箝位方法，使过冲量被箝制在比地电位低一个二极管压降的电平上，这就减少了后面的反冲幅度，较慢的上升边缘允许有过冲，但它被在电平“H”状态下电路的相对高的输出阻抗（50～80Ω）所衰减。此外，由于电平“H”状态的抗扰度较大，使反冲问题并不十分突出，对HCT系列的器件，若采用肖特基二极管箝位和串联电阻端接方法相结合，其改善的效果将会更加明显。

当沿信号线有扇出时，在较高的位速率和较快的边沿速率下，上述介绍的TTL整形方法显得有些不足。因为线中存在着反射波，它们在高位速率下将趋于合成，从而引起信号严重失真和抗干扰能力降低。因此，为了解决反射问题，在ECL系统中通常使用线阻抗匹配法。用这种方法能使反射受到控制，信号的完整性得到保证。

严格地说，对于有较慢边沿速度的常规TTL和CMOS器件以及有较快边沿速度的高速ECL器件，传输线并不总是需要的。但是当使用传输线时，它们具有能预测连线时延和通过阻抗匹配来控制反射和振荡的优点。

决定是否采用传输线的基本因素有以下五个。它们是：

系统信号的沿速率。  
连线距离。  
容性负载（扇出的多少）。  
电阻性负载（线的端接方式）。  
允许的反冲和过冲百分比（交流抗扰度的降低程度）。  
（2）传输线的几种类型

同轴电缆和双绞线  
它们经常用在系统与系统之间的连接。同轴电缆的特性阻抗通常有50Ω和75Ω，双绞线通常为110Ω。

印制板上的微带线  
微带线是一根带状导（信号线）。与地平面之间用一种电介质隔离开。最常使用的微带线结构有4种：表面微带线（surface microstrip）、嵌入式微带线（embedded microstrip）、带状线（stripline）和双带线（dual-stripline）。下面只说明表面微带线结构，其它几种可参考相关资料。表面微带线模型结构如图1-6所示。

![screenshot][]

b为PCB传输导线线宽；

d1为PCB传输导线线厚；

d2为PCB介质层厚度；

单位长度微带线的传输延迟时间，仅仅取决于介电常数而与线的宽度或间隔无关。

印制板中的带状线  
带状线是一条置于两层导电平面之间的电介质中间的铜带线。如果线的厚度和宽度、介质的介电常数以及两层导电平面间的距离是可控的，那么线的特性阻抗也是可控的。同样，单位长度带状线的传输延迟时间与线的宽度或间距是无关的，仅取决于所用介质的相对介电常数。

（3）端接传输线

在一条线的接收端用一个与线特性阻抗相等的电阻端接，则称该传输线为并联端接线。它主要是为了获得最好的电性能，包括驱动分布负载而采用的。

有时为了节省电源消耗，对端接的电阻上再串接一个电容形成交流端接电路，它能有效地降低直流损耗。

在驱动器和传输线之间串接一个电阻，而线的终端不再接端接电阻，这种端接方法称之为串联端接。较长线上的过冲和振铃可用串联阻尼或串联端接技术来控制，串联阻尼是利用一个与驱动门输出端串联的小电阻（一般为10Ω至75Ω）来实现的。这种阻尼方法适合与特性阻抗来受控制的线相联用，如底板布线，无地平面的电路板和大多数绕接线等。

串联端接时串联电阻的值与电路（驱动门）输出阻抗之和等于传输线的特性阻抗。串联端接线存在着只能在终端使用集总负载和传输延迟时间较长的缺点。但是，这可以通过使用多余串联端接传输线的方法加以克服。

（4）非端接传输线

如果线延迟时间比信号上升时间短得多，可以在不用串联端接或并联端接的情况下使用传输线，如果一根非端接线的双程延迟（信号在传输线上往返一次的时间）比脉冲信号的上升时间短，那么由于非端接所引起的反冲大约是逻辑摆幅的15％。最大开路线长度近似为：

![screenshot][screenshot 1]

式中：t r为上升时间

t pd为单位线长的传输延迟时间

（5）几种端接方式的比较

并联端接线和串联端接线都各有优点，究竟用哪一种，还是两种都用，这要看设计者的爱好和系统的要求而定。并联端接线的主要优点是系统速度快和信号在线上传输完整无失真。长线上的负载既不会影响驱动长线的驱动门的传输延迟时间，又不会影响它的信号边沿速度，但将使信号沿该长线的传输延迟时间增大。在驱动大扇出时，负载可经分支短线沿线分布，而不像串联端接中那样必须把负载集中在线的终端。

串联端接方法使电路有驱动几条平行负载线的能力，串联端接线由于容性负载所引起的延迟时间增量约比相应并联端接线的大一倍，而短线则因容性负载使边沿速度放慢和驱动门延迟时间增大，但是，串联端接线的串扰比并联端接线的要小，其主要原因是沿串联端接线传送的信号幅度仅仅是二分之一的逻辑摆幅，因而开关电流也只有并联端接的开关电流的一半，信号能量小串扰也就小。

5．PCB板的布线技术  
做PCB时是选用双面板还是多层板，要看最高工作频率和电路系统的复杂程度以及对组装密度的要求来决定。在时钟频率超过200MHz时最好选用多层板。如果工作频率超过350MHz，最好选用以聚四氟乙烯作为介质层的印制电路板，因为它的高频衰耗要小些，寄生电容要小些，传输速度要快些，还由于Z0较大而省功耗，对印制电路板的走线有如下原则要求。

（1）所有平行信号线之间要尽量留有较大的间隔，以减少串扰。如果有两条相距较近的信号线，最好在两线之间走一条接地线，这样可以起到屏蔽作用。

（2）设计信号传输线时要避免急拐弯，以防传输线特性阻抗的突变而产生反射，要尽量设计成具有一定尺寸的均匀的圆弧线。

（3）印制线的宽度可根据上述微带线和带状线的特性阻抗计算公式计算，印制电路板上的微带线的特性阻抗一般在50Ω～120Ω。要想得到大的特性阻抗，线宽必须做得很窄。但很细的线条又不容易制作。综合各种因素考虑，一般选择68Ω左右的阻抗值比较合适，因为选择68Ω的特性阻抗，可以在延迟时间和功耗之间达到最佳平衡。一条50Ω的传输线将消耗更多的功率；较大的阻抗固然可以使消耗功率减少，但会使传输延迟时间增大。负线电容会造成传输延迟时间的增大和特性阻抗的降低。但特性阻抗很低的线段单位长度的本征电容比较大，所以传输延迟时间及特性阻抗受负载电容的影响较小。具有适当端接的传输线的一个重要特征是，分枝短线对线延迟时间应没有什么影响。当Z0为50Ω时。分枝短线的长度必须限制在2.5cm以内．以免出现很大的振铃。

（4）对于双面板（或六层板中走四层线），电路板两面的线要互相垂直，以防止互相感应产主串扰。

（5）印制板上若装有大电流器件，如继电器、指示灯、喇叭等，它们的地线最好要分开单独走，以减少地线上的噪声，这些大电流器件的地线应连到插件板和背板上的一个独立的地总线上去，而且这些独立的地线还应该与整个系统的接地点相连接。

（6）如果板上有小信号放大器，则放大前的弱信号线要远离强信号线，而且走线要尽可能地短，如有可能还要用地线对其进行屏蔽。

小技巧

实际电路板绘制过程中，常常按如下步骤操作。

（1）首先规划出该电子设备的各项系统规格。包含了系统功能、成本限制、大小、运作情形等等。接下来必须要制作出系统的功能方块图。方块间的关系也必须要标示出来。将系统分割数个PCB的话，不仅在尺寸上可以缩小，也可以让系统具有升级与交换零件的能力。系统功能方块图就提供了分割的依据。像是计算机就可以分成主机板、显示卡、声卡、软盘驱动器和电源等等。

（2）决定使用封装方法和各PCB的大小。当各PCB使用的技术和电路数量都决定好，接下来就是决定电路板的大小了。如果设计得过大，那么封装技术就要改变，或是重新作分割的动作。在选择技术时，也要将电路图的品质与速度都考量进去。

（3）绘出所有PCB的电路概图。概图中要表示出各零件间的相互连接细节。所有系统中的PCB都必须要描出来，现今大多采用CAD（Computer Aided Design，计算机辅助设计）的方式。

（4）初步设计的仿真运作。为了确保设计出来的电路图可以正常运作，这必须先用计算机软件来仿真一次。这类软件可以读取设计图，并且用许多方式显示电路运作的情况。这比起实际做出一块样本PCB，然后用手动测量要更有效率。

（5）将零件放上PCB。零件放置的方式，是根据它们之间如何相连来决定的。它们必须以最有效率的方式与路径相连接。所谓有效率的布线，就是牵线越短并且通过层数越少（这也同时减少导孔的数目）越好，不过在真正布线时，我们会再提到这个问题。下面是总线在PCB上布线的样子。为了让各零件都能够拥有完美的配线，放置的位置是很重要的。

（6）测试布线可能性，与高速下的正确运作。现今的部份计算机软件，可以检查各零件摆设的位置是否可以正确连接，或是检查在高速运作下这样是否可以正确运作。这项步骤称为安排零件，不过我们不会太深入研究这些。如果电路设计有问题，在实地导出电路前，还可以重新安排零件的位置。

（7）导出PCB 上电路。在概图中的连接，现在将会实地作成布线的样子。这项步骤通常都是全自动的，不过一般来说还是需要手动更改某些部分。每一次的设计，都必须要符合一套规定，像是电路间的最小保留空隙，最小电路宽度，和其他类似的实际限制等。这些规定依照电路的速度，传送信号的强弱，电路对耗电与噪声的敏感度，以及材质品质与制造设备等因素而有不同。如果电流强度上升，那导线的粗细也必须要增加。为了减少PCB的成本，在减少层数的同时，也必须要注意这些规定是否仍旧符合。如果需要超过两层的构造，那么通常会使用到电源层以及地线层，来避免信号层上的传送信号受到影响，并且可以当作信号层的防护罩。

（8）导线后电路测试。为了确定电路在导线后能够正常运作，它必须要通过最后检测。这项检测也可以检查是否有不正确的连接，并且所有联机都照着概图走。

（9）建立制作档案。因为目前有许多设计PCB的CAD工具，制造厂商必须有符合标准的档案，才能制造电路板。标准规格有好几种，不过最常用的是Gerber files规格。一组Gerber files包括各信号、电源以及地线层的平面图，阻焊层与网板印刷面的平面图，以及钻孔与取放等指定档案。

（10）电磁兼容问题。没有按照EMC（电磁兼容）规格设计的电子设备，很可能会散发出电磁能量，并且干扰附近的电器。EMC对EMI（电磁干扰）、EMF（电磁场）和RFI（射频干扰）等都规定了最大的限制。这项规定可以确保该电器与附近其它电器的正常运作。EMC对一项设备，散射或传导到另一设备的能量有严格的限制，并且设计时要减少对外来EMF、EMI、RFI等的磁化率。换言之，这项规定的目的就是要防止电磁能量进入或由装置散发出。这其实是一项很难解决的问题，一般大多会使用电源和地线层，或是将PCB放进金属盒子当中以解决这些问题。电源和地线层可以防止信号层受干扰，金属盒的效用也差不多。电路的最大速度得看如何照EMC规定做了。内部的EMI，像是导体间的电流耗损，会随着频率上升而增强。如果两者之间的的电流差距过大，那么一定要拉长两者间的距离。这也告诉我们如何避免高压，以及让电路的电流消耗降到最低。布线的延迟率也很重要，所以长度自然越短越好。所以布线良好的小PCB，会比大PCB更适合在高速下运作。  
**1.2.4　PCB设计的标准规范**  
1．国际规范之渊源与现状  
电路板供需双方均各有品质检验之成文规范，通常刚性印制电路板最为全球业者所广用的国际规范约有3种；即美国军规MIL-P-55110、IEC-326-5/-6及IPC-RB-276。MIL-P-55110已发布30余年，系电路板最早出现也最具公信力与影响力的正式规范。其1993年最新E版内容甚为精采，为业界所必读的重要文件，近年因跟不上时代脚步而渐失色。IEC-326为“国际电工委员会”（IEC）所推出共11份有关PCB之系列规范。骨子上是由欧洲人所主导，为全球各会员国协商投票下的产物，内容并不严谨条文亦欠周详，除了少数欧商外一般较乏人引用。IPC原为美国“印制电路板协会”（Institute of Printed Circuit）的简称，创会时仅6个团体会员。经多年努力成长与吸收外国成员，现已发展到6000余团体会员之大型国际学术组织，并改名为“The Institute for Interconnecting and Packaging Electronic Circuits”。其所发表有关电路板之各种品质、技术、研究及市调等文件极多，为全球上下游电子业界所倚重。然其众多精采成套的规范与文件，多半是出自一些美国大型电子公司，经过改头换面成一套看似“公开公正”的资料，事实上是便于向全球推行美式文化，此即IPC规范新颖实用的原因之一。IPC有关硬质电路板的品质规范，原有单双面的IPC-D-250及多层板的IPC-ML-950等两份，20余年来历经数次版本的修订，直到1992年3月才再整合成为单一体系的IPC-RB-276。1994年11月276原版在推出局部修订之Amendment 1后，竟在未出现全文改版的276A之前，贸然将新建番号未久，内容大体不错的276系统迳行废置，却另起炉灶开辟全新面貌的IPC-6011及IPC-6012，相当违反规范之伦理，原因如何不得而知。

2．PCB的全面质量管理  
就是对PCB的整个生产过程进行质量管理。它涉及到设计、材料、设备、工艺、检验、贮存、包装和全体职工素质等各方面的管理。要获得高质量的PCB，要注意下述4个方面。

产品设计良好。  
高质量的材料及合适的设备。  
成熟的生产工艺。  
技术熟练的生产人员。  
即使保证了上述4个方面要求，要获得质量高、合格率高的PCB，还需要建立一个质量保证部门进行全面质量管理，制定和贯彻一系列的质量保证措施。

[screenshot]: /images/20210726/256a38605ca142818c86e161dfc96953.png
[screenshot 1]: /images/20210726/615ea9900c5541bab125393459c841f2.png