ARM MMU的学习笔记-一篇就够了

桃扇骨 2024-04-06 15:39 82阅读 0赞

#### 文章目录 ####

*  ARMV8-aarch64的MMU
 *   *  1、MMU概念介绍
     *  2、MMU地址翻译的过程
     *  3、在secure和non-secure中使用MMU
     *  4、在不同异常等级中使用MMU
     *  5、memory attributes介绍
     *  6、memory tagging介绍
     *  \*\*7、启用hypervisor\*\*
     *  8、Access permissions
     *  9、MMU/cache相关的寄存器总结
     *  10、系统寄存器 — TCR寄存器介绍
     *  11、代码使用示例展

本文转自 周贺贺，baron，代码改变世界ctw，Arm精选， armv8/armv9，trustzone/tee，secureboot，资深安全架构专家，11年手机安全/SOC底层安全开发经验。擅长trustzone/tee安全产品的设计和开发。

## ARMV8-aarch64的MMU ##

### 1、MMU概念介绍 ###

MMU分为两个部分: TLB maintenance 和 address translation  
![在这里插入图片描述][4ca9f96bf1cb4ba692e763a5f838f979.png]

MMU的作用，主要是完成地址的翻译，无论是main-memory地址(DDR地址)，还是IO地址(设备device地址)，在开启了MMU的系统中，CPU发起的指令读取、数据读写都是虚拟地址，在ARM Core内部，会先经过MMU将该虚拟地址自动转换成物理地址，然后在将物理地址发送到AXI总线上，完成真正的物理内存、物理设备的读写访问

下图是一个linux kernel系统中宏观的虚拟地址到物理地址转换的视图，可以看出在MMU进行地址转换时，会依赖TTBRx\_EL1寄存器指向的一个页表基地址.  
其中，TTBR1\_EL1指向特权模式的页表基地址，用于特权模式下的地址空间转换；TTBR0\_EL0指向非特权模式的页表基地址，用于非特权模式下的地址空间转换.  
刚刚我们也提到，CPU发出读写后, MMU会自动的将虚拟地址转换为为例地址，那么我们软件需要做什么呢？ 我们软件需要做的其实就是管理这个页表，按照ARM的技术要求去创建一个这样的页表，然后再将其基地址写入到TTBR1\_EL1或TTBR0\_EL1。当然，根据实际的场景和需要，这个基地址和页表中的内容都会发生动态变化. 例如，两个user进程进行切换时，TTBR0\_EL1是要从一个user的页表地址，切换到另外一个user的页表地址。

![在这里插入图片描述][34d0f9fc91c8417eaf7cc0ebd3e6443b.png]

### 2、MMU地址翻译的过程 ###

using a 64KB granule with a 42-bit virtual address space,地址翻译的过程(只用到一级页表的情况)：  
![在这里插入图片描述][f16f16d1de3a486ea385f185805a117d.png]

使用二级页表的情况举例：  
![在这里插入图片描述][22751b407f7f45d080c469a53a75b39a.png]

### 3、在secure和non-secure中使用MMU ###

TTBRx\_EL1是banked的，在linux和optee双系统的环境下，可同时开启两个系统的MMU.  
在secure和non-secure中使用不同的页表.secure的页表可以映射non-secure的内存，而non-secure的页表不能去映射secure的内存，否则在转换时会发生错误  
![在这里插入图片描述][bd706bbcb97e46729c128ee3636741c5.png]

### 4、在不同异常等级中使用MMU ###

在ARMV8-aarch64架构下，页表基地址寄存器有:

TTBR0\_EL1 – banked  
TTBR1\_EL1 – banked  
TTBR1\_EL2  
TTBR1\_EL3  
在EL0/EL1的系统中，MMU地址转换时，如果虚拟地址在0x00000000\_ffffffff - 0x0000ffff\_ffffffff范围，MMU会自动使用TTBR0\_EL1指向的页表，进行地址转换；如果虚拟地址在0xffff0000\_ffffffff - 0xffffffff\_ffffffff范围，MMU会自动使用TTBR1\_EL1指向的页表，进行地址转换

在EL2系统中，MMU地址转换时，会自动使用TTBR2\_EL1指向的页表  
在EL3系统中，MMU地址转换时，会自动使用TTBR3\_EL1指向的页表

![在这里插入图片描述][7f31f2d7731045fd80b904c4c2383fd4.png]

### 5、memory attributes介绍 ###

translation tables为每一块region(entry)都定义了一个memory attributes条目,如同下面这个样子:  
TODO:以linux kernel为例，在创建页表的时候，应该会设置这个memory attributes，有待看代码去验证  
![在这里插入图片描述][59a945b9a6b54e409c279ba65aea2bef.png]

• Unprivileged eXecute Never (UXN) and Privileged eXecute Never (PXN) are execution  
permissions.  
• AF is the access flag.  
• SH is the shareable attribute.  
• AP is the access permission.  
• NS is the security bit, but only at EL3 and Secure EL1. ---- secure权限配置  
• Indx is the index into the MAIR\_ELn

在这块region(entry)的memory attributes条目中的BIT4:2(index)指向了系统寄存器MAIR\_ELn中的attr，MAIR\_ELn共有8中attr选择  
![在这里插入图片描述][a6dd2807adc7404db577468bdd6acd24.png]

而每一个attr都有一种配置:  
![在这里插入图片描述][91c436b981cf4df3adaa86f74c77f95d.png]

有人可能会问，这里的inner和outter是什么意思呢，请参见前面的cache介绍的文章

### 6、memory tagging介绍 ###

When tagged addressing support is enabled, the top eight bits [63:56] of the virtual address are
    ignored by the processor. It internally sets bit [55] to sign-extend the address to 64-bit format. The
    top 8 bits can then be used to pass data. These bits are ignored for addressing and translation
    faults. The TCR_EL1 has separate enable bits for EL0 and EL1

如果使用memory tagging, 虚拟地址的\[63:56\]用于传输签名数据，bit\[55\]表示是否需要签名.TCR\_EL1也会有一个bit区分是给EL0用的还是给EL1用的

### **7、启用hypervisor** ###

(Two Stage Translations)  
如果启用了hypervisor那么虚拟地址转换的过程将有VA—>PA变成了VA—>IPA—>PA, 也就是要经过两次转换.在guestos(如linux kernel)中转换的物理地址，其实不是真实的物理地址(假物理地址)，然后在EL2通过VTTBR0\_EL2基地址的页表转换后的物理地址，才是真实的硬件地址

> IPA : intermediate physical address

![1][]

### 8、Access permissions ###

Access permissions are controlled through translation table entries. Access permissions control
    whether a region is readable or writeable, or both, and can be set separately to EL0 for
    unprivileged and access to EL1, EL2, and EL3 for privileged accesses, as shown in the following
    table

> 参考 ： SCTLR\_EL1.WXN、SCTLR.UWXN

![在这里插入图片描述][65f7d0eeac1e4c0c974feead63b1a063.png]

执行权限:

*  non-executable (Execute Never (XN))
 *  The Unprivileged Execute Never (UXN)
 *  Privileged Execute Never (PXN)

### 9、MMU/cache相关的寄存器总结 ###

MMU(address translation /TLB maintenance)、cache maintenance相关的寄存器

(1)、address translation  
address translation 共计14个寄存器

![在这里插入图片描述][ebdce533393b486395c308a04fe72fd0.png]

(2)、TLB maintenance  
TLB maintenance数十个寄存器  
(以下截取部分)  
![在这里插入图片描述][58fed235a3354961b57b452e44799826.png]

(3)、cache maintenance  
![\*\*加粗样式\*\*][62d4dd9857d94d6eaad56ad20878837a.png]

**(4)、Base system registers**  
系统寄存器中, 和MMU/Cache相关的寄存器有:

TTBR0\_ELx TTBR1\_ELx  
(aarch64)

*  TTBR0\_EL1
 *  TTBR0\_EL2
 *  TTBR0\_EL3
 *  TTBR1\_EL1
 *  VTTBR\_EL2  
    (aarch32)
 *  TTBR0
 *  TTBR1
 *  HTTBR
 *  VTTBR
 *  TCR\_ELx  
    (aarch64)
 *  TCR\_EL1
 *  TCR\_EL2
 *  TCR\_EL3
 *  VTCR\_EL2  
    (aarch32)
 *  TTBCR(NS)
 *  HTCR
 *  TTBCR(S)
 *  VTCR  
    **MAIR\_ELx**  
    MAIR\_EL1  
    MAIR\_EL2  
    MAIR\_EL3

### 10、系统寄存器 — TCR寄存器介绍 ###

在ARM Core中(aarch64)，还有几个相关的系统寄存器:

TCR\_EL1 banked  
TCR\_EL2  
TCR\_EL3  
![在这里插入图片描述][09cc2a1450b24f6981456b11929bd366.png]

![在这里插入图片描述][b2ca35192c26402f9ee07ba988394f63.png]

(1)、T1SZ、T0SZ  
T1SZ, bits \[21:16\] 通过TTBR1寻址的内存区域的大小偏移量，也就是TTBR1基地址下的一级页表的大小  
T0SZ, bits \[5:0\]  
(2)、ORGN1、IRGN1、ORGN0、IRGN0  
![在这里插入图片描述][441969b753244c47b27cdcb15aa6ded4.png]

其实可以总结为这样：  
![在这里插入图片描述][c76ca35ea07a474db789e297c84424a6.png]

(3)、SH1、SH0  
SH1, bits \[29:28\]  
SH0, bits \[13:12\]  
![在这里插入图片描述][196a8f73e36643089e35e11fb75a23c5.png]

其实可以总结为这样：  
![在这里插入图片描述][c77c9a19fb5545db9008b4f03e950e22.png]

Shareable的很容易理解，就是某个地址的可能被别人使用。我们在定义某个页属性的时候会给出。Non-Shareable就是只有自己使用。当然，定义成Non-Shareable不表示别人不可以用。某个地址A如果在核1上映射成Shareable，核2映射成Non-Shareable，并且两个核通过CCI400相连。那么核1在访问A的时候，总线会去监听核2，而核2访问A的时候，总线直接访问内存，不监听核1。显然这种做法是错误的。

对于Inner和Outer Shareable，有个简单的的理解，就是认为他们都是一个东西。在最近的ARM A系列处理器上上，配置处理器RTL的时候，会选择是不是把inner的传输送到ACE口上。当存在多个处理器簇或者需要双向一致性的GPU时，就需要设成送到ACE端口。这样，内部的操作，无论inner shareable还是outershareable，都会经由CCI广播到别的ACE口上。

(4)、TG0/TG1 - Granule size  
![在这里插入图片描述][6480294cbc4f4e1cad82f810800b991d.png]

(5)、IPS

![在这里插入图片描述][529e88358642468185a855fb9059d8ab.png]

(6)、EPD1、EPD0  
![在这里插入图片描述][5eeacd14622241d889f305a8fb0a6377.png]

(7)、TBI1、TBI0

![在这里插入图片描述][4a59d5884a5446889a055c7a4856b6c5.png]

(8)、A1

![在这里插入图片描述][68e9619c1ff94650a54f33526978b5fa.png]

(10)、AS

![在这里插入图片描述][fefe922782b941f19c6c51af914fa3c9.png]

![除了以上介绍的bit之外，剩余的bit都是特有功能使用或reserved的][bit_bit_reserved]

### 11、代码使用示例展 ###

**(1)、设置inner/outer cache的属性(只写模式/回写模式/write allocate/No-write allocate)**

#define TCR_IRGN_WBWA		((UL(1) << 8) | (UL(1) << 24))   //使用TTBR0和使用TTBR1时后的inner cache的属性设置
    
    #define TCR_ORGN_WBWA		((UL(1) << 10) | (UL(1) << 26))   //使用TTBR0和使用TTBR1时后的outer cache的属性设置
    
    #define TCR_CACHE_FLAGS	TCR_IRGN_WBWA | TCR_ORGN_WBWA   // inner + outer cache的属性值
    
    
    ENTRY(__cpu_setup)
    ......
    	/*
    	 * Set/prepare TCR and TTBR. We use 512GB (39-bit) address range for
    	 * both user and kernel.
    	 */
    	ldr	x10, =TCR_TxSZ(VA_BITS) | TCR_CACHE_FLAGS | TCR_SMP_FLAGS | \
    			TCR_TG_FLAGS | TCR_ASID16 | TCR_TBI0 | TCR_A1
    	tcr_set_idmap_t0sz	x10, x9
    
    ......
    	msr	tcr_el1, x10
    	ret					// return to head.S
    ENDPROC(__cpu_setup)

**属性设置了1，也就是回写模式、write allocate模式**  
![在这里插入图片描述][3897ad1a91fc4c7aa5c2755e3ff87590.png]

**optee系统中使用MMU**

1.  Optee中的TTBR0/TTBR1  
    我们知道，在linux中将虚拟空间划分为了userspace和kernel space：  
    例如：  
    aarch64 :  
    0x0000\_0000\_0000\_0000 - 0x0000\_ffff\_ffff\_ffff是userspace  
    0xffff\_0000\_0000\_0000 - 0xffff\_ffff\_ffff\_ffff是kernel space  
    aarch32 : 0-3G是userspace，3-4G是kernel space

当cpu发起读写内存时，cpu发起的是虚拟地址，如果是kernel地址，那么MMU将自动使用TTBR1做为页表基地址进行转换程物理地址，然后发送到AXI总线，完成真正物理地址的读写;  
如果cpu发起的虚拟地址是userspace地址，那么MMU将使用TTBR0做为页表基地址进行转换程物理地址，然后发送到AXI总线，完成真正物理地址的读写;

那么在optee中是怎么样的呢？  
在optee中，没用特别的将虚拟地址划分成kernel space和userspace，统一使用0-4G地址空间(无论是aarch32还是aarch64).  
在optee初始化时，禁用了TTBR1，所有整个optee的虚拟地址的专业，都是使用TTBR0做为基地址转换成物理地址，发送到AXI总线，完成真正的物理地址读写

void core_init_mmu_regs(void)
    {
    	uint64_t mair;
    	uint64_t tcr;
    	paddr_t ttbr0;
    	uint64_t ips = calc_physical_addr_size_bits(max_pa);
    
    	ttbr0 = virt_to_phys(l1_xlation_table[0][get_core_pos()]);
    
    	mair  = MAIR_ATTR_SET(ATTR_DEVICE, ATTR_DEVICE_INDEX);
    	mair |= MAIR_ATTR_SET(ATTR_IWBWA_OWBWA_NTR, ATTR_IWBWA_OWBWA_NTR_INDEX);
    	write_mair_el1(mair);
    
    	tcr = TCR_RES1;
    	tcr |= TCR_XRGNX_WBWA << TCR_IRGN0_SHIFT;
    	tcr |= TCR_XRGNX_WBWA << TCR_ORGN0_SHIFT;
    	tcr |= TCR_SHX_ISH << TCR_SH0_SHIFT;
    	tcr |= ips << TCR_EL1_IPS_SHIFT;
    	tcr |= 64 - __builtin_ctzl(CFG_LPAE_ADDR_SPACE_SIZE);
    
    	/* Disable the use of TTBR1 */
    	tcr |= TCR_EPD1;
    
    	/*
    	 * TCR.A1 = 0 => ASID is stored in TTBR0
    	 * TCR.AS = 0 => Same ASID size as in Aarch32/ARMv7
    	 */
    
    	write_tcr_el1(tcr);
    	write_ttbr0_el1(ttbr0);
    	write_ttbr1_el1(0);
    	}

1.  optee中的页表  
    optee在在内核中使用一个4GB的大页表，在user mode使用多个32M的小页表  
    注意下面的图来自官网，有点小问题，代码中没用使用到TTBR1，kernel和user都使用TTBR0  
    ![在这里插入图片描述][5a07bfc039ef4673810fc6f359b932a0.png]
2.  tee内核页表基地址的配置  
    将基地址写入到TTBR0

**在optee的start函数和cpu\_on\_handler函数中，都会调用core\_init\_mmu\_regs()**

FUNC _start , :
    ......
    	bl	core_init_mmu_regs
    
    FUNC cpu_on_handler , :
    ......
    	bl	core_init_mmu_regs

**在core\_init\_mmu\_regs中，获取当前cpu的页表基地址，写入到ttbr0寄存器中**

void core_init_mmu_regs(void)
    {
    	uint64_t mair;
    	uint64_t tcr;
    	paddr_t ttbr0;
    	uint64_t ips = calc_physical_addr_size_bits(max_pa);
    
    	ttbr0 = virt_to_phys(l1_xlation_table[0][get_core_pos()]);  //获取当前cpu的页表基地址
    
    	mair  = MAIR_ATTR_SET(ATTR_DEVICE, ATTR_DEVICE_INDEX);
    	mair |= MAIR_ATTR_SET(ATTR_IWBWA_OWBWA_NTR, ATTR_IWBWA_OWBWA_NTR_INDEX);
    	write_mair_el1(mair);
    
    	tcr = TCR_RES1;
    	tcr |= TCR_XRGNX_WBWA << TCR_IRGN0_SHIFT;
    	tcr |= TCR_XRGNX_WBWA << TCR_ORGN0_SHIFT;
    	tcr |= TCR_SHX_ISH << TCR_SH0_SHIFT;
    	tcr |= ips << TCR_EL1_IPS_SHIFT;
    	tcr |= 64 - __builtin_ctzl(CFG_LPAE_ADDR_SPACE_SIZE);
    
    	/* Disable the use of TTBR1 */
    	tcr |= TCR_EPD1;
    
    	/*
    	 * TCR.A1 = 0 => ASID is stored in TTBR0
    	 * TCR.AS = 0 => Same ASID size as in Aarch32/ARMv7
    	 */
    
    	write_tcr_el1(tcr);
    	write_ttbr0_el1(ttbr0);   //将页表基地址写入到ttbr0寄存器
    	write_ttbr1_el1(0);
    }

1.  tee内核页表填充  
    **在optee内核中，实现的是一个4G的大页表(一级页表, 32bit可表示4G空间)  
    在section段定义了一个三元数组，用于存放页表**

uint64_t l1_xlation_table[NUM_L1_TABLES][CFG_TEE_CORE_NB_CORE][NUM_L1_ENTRIES]
    	__aligned(NUM_L1_ENTRIES * XLAT_ENTRY_SIZE) __section(".nozi.mmu.l1");

![在这里插入图片描述][79bfaf377622475e82c8a77cc5f4bc70.png]

**填充页表，那么要将哪些地址填进去呢？  
在core\_init\_mmu\_map()函数中，调用core\_init\_mmu\_tables创建页表，参数static\_memory\_map是一个数组，它指向系统中向optee已注册了的所有内存区域的地址**

void core_init_mmu_map(void)
    {
    ......
    	core_init_mmu_tables(static_memory_map);
    ......
    }

**调用core\_init\_mmu\_tables()填充的页表  
参数mm就是刚才的static\_memory\_map，小于等于13块的内存区域， 填充方法如下**

void core_init_mmu_tables(struct tee_mmap_region *mm)
    {
    	uint64_t max_va = 0;
    	size_t n;
    
    #ifdef CFG_CORE_UNMAP_CORE_AT_EL0
    	COMPILE_TIME_ASSERT(CORE_MMU_L1_TBL_OFFSET ==
    			   sizeof(l1_xlation_table) / 2);
    #endif
    	max_pa = get_nsec_ddr_max_pa();
    
    	for (n = 0; !core_mmap_is_end_of_table(mm + n); n++) {
    		paddr_t pa_end;
    		vaddr_t va_end;
    
    		debug_print(" %010" PRIxVA " %010" PRIxPA " %10zx %x",
    			    mm[n].va, mm[n].pa, mm[n].size, mm[n].attr);
    
    		if (!IS_PAGE_ALIGNED(mm[n].pa) || !IS_PAGE_ALIGNED(mm[n].size))
    			panic("unaligned region");
    
    		pa_end = mm[n].pa + mm[n].size - 1;
    		va_end = mm[n].va + mm[n].size - 1;
    		if (pa_end > max_pa)
    			max_pa = pa_end;
    		if (va_end > max_va)
    			max_va = va_end;
    	}
    
    	/* Clear table before use */
    	memset(l1_xlation_table, 0, sizeof(l1_xlation_table));   ------------------------清空页表
    
    	for (n = 0; !core_mmap_is_end_of_table(mm + n); n++)
    		if (!core_mmu_is_dynamic_vaspace(mm + n))
    			core_mmu_map_region(mm + n);   ------------------------填充当前cpu的页表
    
    	/*
    	 * Primary mapping table is ready at index `get_core_pos()`
    	 * whose value may not be ZERO. Take this index as copy source.
    	 */
    	for (n = 0; n < CFG_TEE_CORE_NB_CORE; n++) {
    		if (n == get_core_pos())
    			continue;
    
    		memcpy(l1_xlation_table[0][n],
    		       l1_xlation_table[0][get_core_pos()],   ------------------------将当前cpu的页表，拷贝到其它cpu的页表中
    		       XLAT_ENTRY_SIZE * NUM_L1_ENTRIES);
    	}
    
    	for (n = 1; n < NUM_L1_ENTRIES; n++) {
    		if (!l1_xlation_table[0][0][n]) {
    			user_va_idx = n;
    			break;
    		}
    	}
    	assert(user_va_idx != -1);
    
    	COMPILE_TIME_ASSERT(CFG_LPAE_ADDR_SPACE_SIZE > 0);
    	assert(max_va < CFG_LPAE_ADDR_SPACE_SIZE);
    }

**在下列段代码中，循环遍历mm遍历，对于每个内存区域，做core\_mmu\_map\_region运算**

for (n = 0; !core_mmap_is_end_of_table(mm + n); n++)
    		if (!core_mmu_is_dynamic_vaspace(mm + n))
    			core_mmu_map_region(mm + n);

**core\_mmu\_map\_region就是将每块内存区域，进行拆分，拆分程若干entry**

void core_mmu_map_region(struct tee_mmap_region *mm)
    {
    	struct core_mmu_table_info tbl_info;
    	unsigned int idx;
    	vaddr_t vaddr = mm->va;
    	paddr_t paddr = mm->pa;
    	ssize_t size_left = mm->size;
    	int level;
    	bool table_found;
    	uint32_t old_attr;
    
    	assert(!((vaddr | paddr) & SMALL_PAGE_MASK));
    
    	while (size_left > 0) {
    		level = 1;
    
    		while (true) {
    			assert(level <= CORE_MMU_PGDIR_LEVEL);
    
    			table_found = core_mmu_find_table(vaddr, level,
    							  &tbl_info);
    			if (!table_found)
    				panic("can't find table for mapping");
    
    			idx = core_mmu_va2idx(&tbl_info, vaddr);
    
    			if (!can_map_at_level(paddr, vaddr, size_left,
    					      1 << tbl_info.shift, mm)) {
    				/*
    				 * This part of the region can't be mapped at
    				 * this level. Need to go deeper.
    				 */
    				if (!core_mmu_entry_to_finer_grained(&tbl_info,
    					      idx, mm->attr & TEE_MATTR_SECURE))
    					panic("Can't divide MMU entry");
    				level++;
    				continue;
    			}
    
    			/* We can map part of the region at current level */
    			core_mmu_get_entry(&tbl_info, idx, NULL, &old_attr);
    			if (old_attr)
    				panic("Page is already mapped");
    
    			core_mmu_set_entry(&tbl_info, idx, paddr, mm->attr);
    			paddr += 1 << tbl_info.shift;
    			vaddr += 1 << tbl_info.shift;
    			size_left -= 1 << tbl_info.shift;
    
    			break;
    		}
    	}
    }

**5、virt\_to\_phys转换的过程的举例  
通过画图讲述了，在optee中，构建页表，然后完成一个virt\_to\_phys转换的过程.**

*  1、系统注册了的若干块内存，划分为若干个大小为4K/8K的region，每个region的地址，写入到页表的entry中，这样就构建出了页表.
 *  2、将页表物理地址写入到TTBR0中
 *  3、开启MMU
 *  4、调用virt\_to\_phys时，使用MMU的AT S1E1R指令，将虚拟地址写入到MMU的Address translation中
 *  5、从par\_el1中读出的物理地址，就是经过MMU转换后的  
    **注意:**

1.  在optee中禁止了TTBR1，所以在optee的kernel mode中，也是使用TTBR0
2.  optee中，只使用到了一级页表  
    ![在这里插入图片描述][029681ac71f545fcb97a5344b704d75b.png]

推荐  
[ARMv8/ARMv9架构从入门到精通][ARMv8_ARMv9] \--博客专栏  
[《Armv8/Armv9架构从入门到精通 第二期》][Armv8_Armv9_] \--大课程  
[8天入门ARM架构][8_ARM] \--入门课程

[4ca9f96bf1cb4ba692e763a5f838f979.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/04/06/f3a344370b6a400ca26ee4ba002c4c15.png
[34d0f9fc91c8417eaf7cc0ebd3e6443b.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/04/06/6d722e10b4a04ec7972ac7ce869899da.png
[f16f16d1de3a486ea385f185805a117d.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/04/06/6c7aba7cf859442e86d19d2b51ed0090.png
[22751b407f7f45d080c469a53a75b39a.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/04/06/c8363f1faeda4144b6b088e4b63820ce.png
[bd706bbcb97e46729c128ee3636741c5.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/04/06/622c01febb74444c9fc2e23c8739450a.png
[7f31f2d7731045fd80b904c4c2383fd4.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/04/06/d103fbaabe424ca08e21f220c40885ae.png
[59a945b9a6b54e409c279ba65aea2bef.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/04/06/8cd395fe5bc74a3b93365d6dc507e4ff.png
[a6dd2807adc7404db577468bdd6acd24.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/04/06/f4a9d662e7bf42009839ef0d28b95940.png
[91c436b981cf4df3adaa86f74c77f95d.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/04/06/72578afa463245c38f791011080fa715.png
[1]: https://image.dandelioncloud.cn/pgy_files/images/2024/04/06/ac5f39d4e101466c9c5c9e0aed93ce1a.png
[65f7d0eeac1e4c0c974feead63b1a063.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/04/06/107334a0f3b04ed1be4244600d9d48ac.png
[ebdce533393b486395c308a04fe72fd0.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/04/06/37109a2e6682453288e6d5ace37ad378.png
[58fed235a3354961b57b452e44799826.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/04/06/7f90387321f94cec8cb657ba03131796.png
[62d4dd9857d94d6eaad56ad20878837a.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/04/06/c260508e635b4ce7a4e01247a6a623f8.png
[09cc2a1450b24f6981456b11929bd366.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/04/06/ad9ddc7361c648b4a9fa530a1881aacd.png
[b2ca35192c26402f9ee07ba988394f63.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/04/06/dbb0756e32da40c1add212a3eb8deb7f.png
[441969b753244c47b27cdcb15aa6ded4.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/04/06/df6ed1e544f54e219eebd1740bbd651f.png
[c76ca35ea07a474db789e297c84424a6.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/04/06/cf80d22a27e24a47a8fba59d2d188f2e.png
[196a8f73e36643089e35e11fb75a23c5.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/04/06/a8d184cfa34a45c29d7e1013afe10549.png
[c77c9a19fb5545db9008b4f03e950e22.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/04/06/b5b9927a33ac49adae26e5492d3b759f.png
[6480294cbc4f4e1cad82f810800b991d.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/04/06/7b61e2ed754b46fa8eb0a7c75e4d670a.png
[529e88358642468185a855fb9059d8ab.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/04/06/b2a044654ccb43d19fa5b6298ebf1351.png
[5eeacd14622241d889f305a8fb0a6377.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/04/06/e80009bef4634b6fafbd71931b0959ef.png
[4a59d5884a5446889a055c7a4856b6c5.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/04/06/ce5a1f4f1530458a9e16c0417ffe4d25.png
[68e9619c1ff94650a54f33526978b5fa.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/04/06/897b2292151e4fdbbf651f620fba5e0d.png
[fefe922782b941f19c6c51af914fa3c9.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/04/06/a1dbf1a7810d4c089598b44d1a1b3aef.png
[bit_bit_reserved]: https://image.dandelioncloud.cn/pgy_files/images/2024/04/06/d63d37b5461b45e980512e08556fd5d5.png
[3897ad1a91fc4c7aa5c2755e3ff87590.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/04/06/c6e4fb1f505f4629b9d8bf256a7f2f1d.png
[5a07bfc039ef4673810fc6f359b932a0.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/04/06/ccd856376fc8447db3bb1dcc200fb98d.png
[79bfaf377622475e82c8a77cc5f4bc70.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/04/06/1c154d4337bd4031b4280398aa75a8c0.png
[029681ac71f545fcb97a5344b704d75b.png]: https://image.dandelioncloud.cn/pgy_files/images/2024/04/06/f714a72d672d4b99bb60efe56824bbab.png
[ARMv8_ARMv9]: https://blog.csdn.net/weixin_42135087/article/details/107035789
[Armv8_Armv9_]: https://edu.csdn.net/course/detail/38591
[8_ARM]: https://edu.csdn.net/course/detail/39348