十九. 缓存一致性协议与Volatile

分手后的思念是犯贱 2024-03-30 17:38 64阅读 0赞

### 一. CPU缓存结构 ###

**CPU**为了解决**CPU**处理速度远大于内存读取速度的问题，引入了**CPU**高速缓存，如下所示。

![在这里插入图片描述][fa1896e1820a4dc49db5d5ddd3713634.jpeg_pic_center]

其中**L1**与**L2**是**CPU**核独占，**L3**是**CPU**核共享，并且还有如下规则。

1.  **L1 d-Cache**是数据缓存，**L1 i-Cache**是指令缓存；
2.  **CPU**核需要从内存读取数据时，会先从**L1**读取，未读取到时再从**L2**读取，还未读取到时再从**L3**读取；
3.  离**CPU**核越远，缓存容量越大，读取速度越慢。

### 二. 缓存一致性协议 ###

**CPU**引入了高速缓存后，会导致多个**CPU**核之间的**缓存一致性问题**。首先**CPU**提供了一种**总线锁**的机制来解决缓存一致性问题，即通过锁总线的方式来让多个**CPU**核访问主存时互斥，属于粗粒度的加锁方式，会导致**CPU**性能急剧下降，所以**CPU**又采用了**缓存一致性协议**来解决缓存一致性问题。通常使用的缓存一致性协议为**MESI**，其具体说明如下。

*  **Modify**。数据只缓存在当前**CPU**核的缓存行中，并且是**被修改**的，跟主内存的数据是**不一致**的；
 *  **Exclusive**。数据只缓存在当前**CPU**核的缓存行中，跟主内存的数据是**一致**的；
 *  **Shared**。数据缓存在多个**CPU**核的缓存行中，跟主内存的数据是**一致**的；
 *  **Invalid**。缓存行中的数据是**无效**的。

**MESI**协议可以理解为是对**缓存**进行加锁，相比于**总线锁**粒度更小，性能更好。关于**MESI**机制，可以使用[MESI-Protocol][]网页工具进行演示和学习。（注：**总线**是为了**CPU**之间以及**CPU**与主存之间进行通信，所以总线上的指令执行必须是串行的。）

### 三. 指令重排 ###

尽管**MESI**协议在解决缓存一致性问题时性能已经好于**总线锁**，但是还是会存在等待阻塞的问题，比如一个**CPU**核1更新变量的值后，需要等待这个更新操作通知到其它**CPU**核后才能继续执行后续的操作，那么这个等待过程对于**CPU**核1来说是阻塞的，所以为了解决这样的问题，**CPU**引入了**Store Buffer**和**Invalid Queue**。

考虑这样一个场景，初始主存中有变量**a**和变量**b**，且**a**和**b**在主存中的值均为0，同时核**Cpu0**将**b**缓存在了本地高速缓存中，核**Cpu1**将**a**缓存在了本地高速缓存中，假如**Cpu0**和**Cpu1**运行的代码如下所示。

**Cpu0**运行代码

a = 1;
    b = 1;

**Cpu1**运行代码

while (b == 1) {
        
        assert(a == 1);
    }

上述代码可能出现的一个执行时序图如下所示。（下述时序图仅引入了**Store Buffer**）

![在这里插入图片描述][5f94abea15394e96b1b9480216275f01.jpeg_pic_center]

按照正常逻辑来看，**b**的值如果为1，**a**的值一定为1，那么**Cpu1**执行的代码一定不会断言失败，但是根据上述时序图可知，由于引入了**Store Buffer**，**Cpu1**执行的代码断言失败，从**CPU**的层面看，是因为`a = 1`这条指令先入了**Store Buffer**，这条修改指令没有及时通知到其它**CPU**核，而从代码层面看，**Cpu0**执行代码的顺序发生了重排，重排后的代码表示如下。

b = 1;
    a = 1;

上面讨论的情况就是发生了**指令重排**，表现到代码层面就是代码执行顺序发生了改变，而导致指令重排的原因就是**CPU**为了提升性能而做的一些优化，比如引入**Store Buffer**和**Invalid Queue**。

### 四. volatile关键字 ###

有了前面的铺垫，现在开始分析**volatile**关键字的作用和原理。

1.  被`volatile`关键字修饰的共享变量进行写操作的时候会被添加上**LOCK**指令，从而会引发两件事情。
    
    1.  将当前处理器缓存行的数据写回到主存；
    2.  由于**缓存一致性协议**，写回主存的操作会使其它处理器对该数据的缓存失效，从而需要重新从主存中加载最新数据。
2.  被`volatile`关键字修饰的共享变量在生成字节码时，会在指令序列中插入内存屏障来禁止特定类型的处理器重排序。

上述第一点是`volatile`提供的**可见性**，上述第二点是`volatile`提供的**有序性**。

[fa1896e1820a4dc49db5d5ddd3713634.jpeg_pic_center]: https://image.dandelioncloud.cn/pgy_files/images/2024/03/30/f231cef0a3d748bfa86b2408aeb08bf1.jpeg
[MESI-Protocol]: https://www.scss.tcd.ie/Jeremy.Jones/vivio/caches/MESI.htm
[5f94abea15394e96b1b9480216275f01.jpeg_pic_center]: https://image.dandelioncloud.cn/pgy_files/images/2024/03/30/8983124dbdea4c129d1ef3c96b802283.jpeg